基于串扰延时查找表的静态时序分析方法

提出了一种基于串扰延时查找表的静态时序分析方法.该方法首先由芯片版图提取出串扰线仿真电路,然后采用批处理仿真方式得到串扰延时库.之后采用串扰延时分析算法,通过算法自动计算出跳变时间差和负载,处理多攻击线等,最终基于串扰延时库的查找表法进行分析计算,得到精确的串扰延时值.实验结果表明,采用本文提出的基于串扰延时查找表的静态时序分析方法所留裕量在7.24%~37.70%之间,为业界可接受范围内.     

网络间的串扰分析和仿真

针对实际PCB中网络间的串扰特点,建构三线耦合均匀传输线模型,借助信号完整性分析工具Hyperlynx进行PCB布线前LineSim的串扰仿真,仿真结果表明：增大线间距、减小介质厚度、加防护布线、一定范围内减小耦合长度和给攻击线、受害线端接合适的电阻都能减小串扰,降低串扰引起的噪音,改善信号完整性问题,合理的使用多种方法可有效解决串扰噪音。     

一种基于查找表算法的3D图像串扰消除方法的设计

图像显示的质量在信息技术和模式识别应用中起到举足轻重的作用,而图像显示时候的串扰,是影响图像显示质量的一个重要的因素,因此分析和研究图像显示中的串扰现象将有助于图像显示技术的改进.在充分研究立体显示中串扰形成原因的基础上,提出了一种基于图像灰阶查找表算法的消除串扰方法.该方法从受试者的观看角度来看,使用灰阶查找表来测量...     

高速互连信号串扰的分析及优化

高速数字设计领域里，信号完整性已经成了一个关键的问题，给设计工程师带来越来越严峻的考验。信号完整性问题主要为反射、串扰、延迟、振铃和同步开关噪声等。本文基于高速电路设计的信号完整性基本理论，通过近端和远端串扰这种方法来研究多线间串扰问题。利用Hyperlyynx，主要分析串扰对高速信号传输模型的侵害作用并根据仿真结果，获得了最佳的解决办法，优化设计目标。     

使用防护带抑制微带线间串扰的研究

为减少耦合微带线间的串扰,在满足端接匹配的条件下,建立了印刷电路板(PCB)耦合微带线间串扰测试结构.通过有限元分析和实验测试,研究了在PCB微带线之间未加防护带和添加防护带对线间串扰的影响,考察了线间串扰对防护带的宽度和接地孔间距的依赖性.数值分析和实验结果表明,为了获得抑制PCB微带线间串扰的最佳效果,防护带的宽度存在一个最佳值,使用此最佳值,近端串扰峰值衰减要比没有防护带时多9dB,远端串扰峰值衰减多7dB;使用增加宽度的防护带抑制非平行微带线间串扰同样有效;防护带上密布的接地孔间距必须满足一个临界条件;而接地孔半径的变化对串扰没有影响.     

利用微分电路减小PCB上串扰的方法

基于印刷电路板(PCB)上总线串扰的微分传输特性,提出了一种利用RC微分电路来减小传输线间串扰的方法.即在分析串扰抵消原理的基础上,在传输线终端利用RC微分电路对干扰线上接收到的信号进行微分,获得与受扰线上的远端串扰信号幅度相近、相位相反的微分信号;然后用微分信号抵消受扰线上的串扰信号,从而减小串扰.同时给出了串扰抵消微分电路中参数取值的近似计算公式.仿真与实验结果表明:文中方法能够使串扰峰值衰减10 dB以上,与传统的从物理结构角度来减小串扰的方法相比,串扰减小的效果明显改善,且电路易于实现,代价较低.     

基于小波变换的串扰信号频率的检测

在对小波变换与串扰信号奇异性检测算法分析基础上,对印刷电路板(PCB)的设计中串扰信号频率产生进行了分析,进而推定串扰信号源频率检测方法.并通过PROTEL软件产生串扰信号数据,利用小波变换与串扰信号奇异性检测算法检测串扰信号取得准确频率范围.     

高速互连设计中串扰噪声的抑制策略研究

在高速互连设计中,信号完整性问题越来越突出,愈来愈严重的信号噪声已经成为不可避免的问题。分析了串扰仿真模型的优化方法,重点研究了耦合长度与饱和长度比例对近端串扰的影响、开关信号上升时间对远端串扰的影响和紧耦合微带线串扰模型的端接控制。运用信号完整性分析软件Hyperlynx建立仿真模型,对影响串扰的各种因素进行仿真分析,并总结其抑制和改善的方法,最后提出高速互连设计中减小串扰噪声的策略。     

减小倾斜光栅式自由立体显示串扰的方法

光栅式自由立体显示中将光栅倾斜放置来平衡立体图像分辨率在水平和竖直方向的损失,并同时减小莫尔条纹的影响.但是,却因此造成了相邻视点图像间的串扰.串扰的存在降低了立体图像质量,且易引起观看者的视觉疲劳.本文在分析串扰产生原因的基础上,进行逆向推导,提出了一种减小串扰的方法.该方法通过调整合成图像中各子像素的灰度值来使串扰后的图像为原本应该显示的图像以达到减小串扰的目的.实验验证了该方法的有效性.     

高速PCB中微带线的串扰分析

对高速PCB中的微带线在多种不同情况下进行了有损传输的串扰仿真和分析,通过有、无端接时改变线间距、线长和线宽等参数的仿真波形中近端串扰和远端串扰波形的直观变化和对比,研究了高速PCB设计中串扰的产生和有效抑制,相关结论对在高速PCB中合理利用微带线进行信号传输提供了一定的依据．     

高速PCB设计中的若干误区与对策

理论研究和实践都表明,对高速电子系统而言,成功的PCB设计是解决系统EMC问题的重要措施之一.为了满足EMC标准的要求,高速PCB设计正面临新的挑战.在高速PCB设计中,设计者需要纠正或放弃一些传统PCB设计思想与做法.从应用的角度出发,结合近年来高速PCB设计技术的一些研究成果,探讨了目前高速PCB设计中的若干误区与对策.     

AC-PDP结构对串扰的影响

采用二维数值模拟的方法计算了表面放电型PDP在不同结构下相邻3个显示单元的放电过程.研究了放电过程中各单元内电子、氙谐振态浓度分布和其平均浓度随时间的变化情况.在流体模型计算基础上,采用蒙特卡罗模型对单元内大量谐振光子的辐射、捕获过程进行模拟跟踪,从而得出各放电单元内所产生谐振光子在荧光粉层上的分布.研究了放电过程中相邻单元之间的影响,结果表明,对传统条形障壁结构,单元内维持电极间距增大,放电空间高度增加会使放电串扰和发光串扰加强,Waffle型障壁结构不仅能提高放电效率,而且能有效阻止串扰的发生.     

TMS320C6201高速电路PCB及电磁兼容性设计

结合TMS320C6201 DSP印刷电路板制作中的实际经验，阐述了外形与布局、电源与接地、电路灵活性等设计规则，重点说明了DSP分层布线方法及EMI滤波器的原理与设计，分析了多层高速电路PCB设计中有关可靠性、电磁兼容性等设计方面一些值得考虑的问题并提出了相应的防止和抑制电磁干扰的方法.     

高速高密度PCB设计的关键技术与进展

高速高密度是许多现代电子产品的显著发展趋势之一,高速高密度PCB设计技术即成为一个重要的研究领域.本文介绍了高速高密度PCB设计的关键技术问题(信号完整性、电源完整性、EMC/EMI和热分析)和相关EDA技术的新进展,讨论了高速高密度PCB设计的几种重要趋势.     

有浮动电极PDP单元放电串扰的数值模拟研究

利用二维流体模拟方法研究等离子体显示屏(PDP)大维持电极间隙单元之间的放电串扰现象.研究发现当维持电极间隙较大时,无论它们之间是否有浮动电极,均可能发生相邻单元之间的放电串扰;同时,串扰还与工作电压有关,电压越高越容易发生串扰.模拟结果显示,串扰仅发生在最初几个维持放电脉冲期间.在单元之间插入浮动电极,可以有效地阻止单元之间的放电串扰而不影响Xe放电激发效率.     

基于高速PCB的信号完整性理论分析

介绍了高速PCB设计中的信号完整性概念以及影响信号完整性的因素和不完整性形成原因;从传输线理论的层面上重点分析了高速电路设计中反射和串扰的形成机制并提出了解决办法;基于IBIS模型实现了对ARM9 S3C2410X01芯片的时钟输出引脚的仿真,给出了IBIS模型仿真步骤.     

高速数字系统设计中信号完整性研究

在高速数字系统设计中，信号完整性问题无处不在，影响巨大。针对高速数字电路中典型的信号完整性问题，分析了各种破坏信号完整性的原因。提出避免PCB设计中信号完整性问题的解决方案。     

基于高速PCB传输线建模的仿真

在高速印刷电路板(PCB)设计中,逻辑门元器件速度的提高,使得PCB传输线效应成了电路正常工作的制约因素.对传输线做计算机仿真,可以找出影响信号传输性能的各种因素,优化信号的传输特性.采用全电荷格林函数法结合矩量法提取高速PCB传输线分布参数并建立等效时域网络模型,应用端接I/O缓冲器IBIS瞬态行为模型,对实际PCB布线进行电气特性仿真,其结果与Cadence公司的SPECCTRAQUEST软件仿真结果一致,且仿真效率得到提高.     

高速DSP系统的PCB板设计研究

介绍了高速DSP系统PCB板的特点以及基于信号完整性设计应注意的几个问题,包括电源线设计、地线设计、阻抗匹配端接技术。测试结果表明,该设计方案可靠、合理,很好地解决了系统的信号完整性问题。