基于LDPC码校验节点度的分类修正最小和算法

为了减小低密度奇偶校验(low-density parity-check,LDPC)码的译码算法复杂度,提高译码性能,该文针对致信传播(belief propagation,BP)译码算法及其简化算法的分析,提出了一种基于校验节点度的分类修正最小和译码算法。该算法将最小和译码算法中校验节点输入外信息绝对值的最小值和次小值分类,并根据该节点的度计算与BP算法的偏移量,分别选择不同的阈值和修正因子对外信息进行补偿。仿真结果表明,该算法在高信噪比区域的译码性能高于BP算法,并且计算复杂度大大低于BP算法,是一种适用于各种校验节点度分布,而且是能较好兼顾性能与实现复杂度的译码算法。     

基于校验节点的LDPC码的消息加权均值串行译码算法

 中短长度LDPC码在采用BP算法译码时,由于短环的存在会导致某些比特LLR值出现振荡现象,从而影响了译码性能。针对这一现象,提出了一种采用消息加权均值来修正校验节点到变量节点消息传递的改进译码算法。该译码算法将上次校验节点到变量节点的消息和本次计算所得的校验节点到变量节点的消息进行加权求和后作为当前最新的消息。通过对本次计算所得的校验节点到变量节点的消息赋予比上次校验节点到变量节点消息更高的权值,从而减弱消息加权均值对正常BP消息传递的影响,有效抑制比特LLR值的振荡。仿真结果表明,与传统的串行迭代译码算法相比,改进的译码算法在计算复杂度增加极少的情况下,有效提高了中高信噪比区的译码性能。     

基于校验节点的LDPC码的消息加权均值串行译码算法

中短长度LDPC码在采用BP算法译码时,由于短环的存在会导致某些比特LLR值出现振荡现象,从而影响了译码性能.针对这一现象,提出了一种采用消息加权均值来修正校验节点到变量节点消息传递的改进译码算法.该译码算法将上次校验节点到变量节点的消息和本次计算所得的校验节点到变量节点的消息进行加权求和后作为当前最新的消息.通过对本次计算所得的校验节点到变量节点的消息赋予比上次校验节点到变量节点消息更高的权值,从而减弱消息加权均值对正常BP消息传递的影响,有效抑制比特LLR值的振荡.仿真结果表明,与传统的串行迭代译码算法相比,改进的译码算法在计算复杂度增加极少的情况下,有效提高了中高信噪比区的译码性能.     

基于可靠率的改进的LDPC码BF译码算法

相对于低密度奇偶校验(LDPC)码置信传播(BP)译码o(n2)数量级的计算复杂度,比特翻转(BF)译码算法的计算复杂度只有o(n),然而其译码性能却有很大降级.为此,该文提出了一种改进的BF算法.该方法使用了可靠率来衡量所有参与同一校验的信息节点对校验没有满足的贡献,以较低的计算量增加为代价在译码中引入软信息的使用,从而使BF的性能有了较大提升.理论分析表明其复杂度为o(n),仿真结果表明,与加权的比特翻转译码算法比较,新算法在信噪比为7 dB时,误码率由10-3数量级改善为10-4.     

非规则LDPC码译码改进算法及其DSP实现

为了降低非规则低密度奇偶校验(low-density parity-check,LDPC)码译码算法的复杂度,提出一种适合数字信号处理器(digital signal processor,DSP)实现的低运算复杂度、低误码平台译码的改进算法。该算法校验节点的运算采用修正最小和算法,外信息的更新采用串行方式,既保持了串行和积算法在有限迭代次数下译码门限低的优点,又降低了节点运算复杂度和误码平台。用定点DSP芯片实现的非规则LDPC码译码器的实测结果表明,该算法能以较低的实现复杂度获得低的误码平台和译码门限。     

非规则LDPC码译码改进算法及其DSP实现

为了降低非规则低密度奇偶校验(low-densityparity-check,LDPC)码译码算法的复杂度,提出了一种适合数字信号处理器(digitalsignalprocessor,DSP)实现的低运算复杂度、低误码平台译码的改进算法。该算法校验节点的运算采用修正最小和算法,外信息的更新采用串行方式,既保持了串行和积算法在有限迭代次数下译码门限低的优点,又降低了节点运算复杂度和误码平台。用定点DSP芯片实现的非规则LDPC码译码器的实测结果表明,该算法能以较低的实现复杂度获得低的误码平台和译码门限。     

一种改进的LDPC码译码算法

指出了由于短LDPC（低密度奇偶校验）码的Tanner图中会出现环路,使得变量节点之间的信息不再相互独立,从而导致对数域BP译码算法的性能下降．从平衡迭代译码性能与硬件实现复杂度的角度出发,提出了一种改进的BP算法,通过变量消息的修正来补偿校验消息简化的损失．仿真结果表明：改进的算法加快了算法的收敛速度,降低了迭代译码...     

一种新的WIMAX标准LDPC码的软判决译码算法

WIMAX标准下的LDPC码采用准循环编码方式,其译码多为和积(SP)译码算法。为了进一步降低译码复杂度,通过大量仿真分析获得最优乘性因子的值,并推导出近似线性公式,提出了一种改进型的归一化最小和(MNMS)算法。在此基础上,与校验节点匹配(CNM)算法相结合,进一步提高译码性能。仿真结果表明,这种新算法相比归一化最小和(NMS)算法、抵消最小和(OMS)算法、校验节点匹配(CNM)算法,其译码性能有明显改善,性能几乎接近和积(SP)译码算法。     

改进的低复杂度BP译码算法

基于对数似然比的BP译码算法与标准BP译码算法相比,降低了一定的运算量,但仍具有较高的计算复杂度,硬件实现时需要消耗较高的资源。针对此问题,提出了一种变量节点动态更新选择的对数似然比BP译码算法,根据每一次迭代后变量节点外信息的收敛情况及校验方程的满足情况,动态地选择置信度最低的部分节点参与更新,其他置信度较高的节点则不进行更新。仿真结果显示,该算法译码性能与对数似然比BP译码算法相比,在0.5码率,10-4误码率时,1 024码长有0.1dB的性能损失,2 048码长性能损失仅有0.07dB,但从第4次迭代开始归一化运算量至少降低了50%。     

基于偏移量近似的改进型RA译码算法研究

RA码的译码通常是利用BP译码算法来实现的,但是BP译码算法的硬件电路复杂。虽然最小和译码算法能够简化BP译码算法,但它是以牺牲性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,提出一种改进型RA译码算法。该算法采用偏移量近似的方法来逼近于BP译码算法,能够降低BP译码算法的复杂度。仿真结果表明,与BP译码算法相比,改进型RA译码算法能够在降低算法复杂度的同时保持良好的译码性能,与最小和译码算法相比,改进型RA译码算法的复杂度几乎不变,但译码性能得到了明显的提高。     

MIMO-OFDM系统中LDPC码的改进型译码算法

为了降低LDPC码译码算法的复杂性并提高译码性能,针对传统的最小和译码算法的性能缺陷,提出一种改进型最小和译码算法.在最小均方误差准则下,该改进型译码算法充分利用了归一化译码算法和偏移译码算法的优点,以逼近置信传播译码算法.最后将LDPC码的改进型最小和译码算法应用于MIMO-OFDM系统中以降低载波干扰.仿真结果表明,若MIMO-OFDM系统要求的误码率为10-5,改进型最小和译码算法的编码增益比传统的最小和译码算法高出0.5 dB,比归一化译码算法和偏移译码算法分别高出0.3和0.2 dB,与置信传播译码算法仅差0.15dB.另外,改进型最小和译码算法也具有低的硬件复杂度.     

多归一化因子的LDPC译码算法

为提高低密度奇偶校验码的译码性能,更好满足5G系统对于误码率的需求,提出多归一化因子最小和(multiple normalized dactors min-sum,MNF-MS)算法.此算法以归一化最小和(normalized min-sum,NMS)与密度演化最小和(density evolution min-sum...     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9216、码率为1/2的准循环LDPC码译码器。FPGA(field programmable gate array)实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

准循环LDPC码快速编译码算法及DSP实现

为了降低准循环低密度奇偶校验QC-LDPC(quasi-cyclic low-density parity-check)码编译码算法的复杂度,研究了QC-LDPC码的构造方法.介绍了一种由校验矩阵构造系统生成矩阵的简化方法,该方法可以在很大程度上降低编码复杂度,实现线性编码.基于上述校验矩阵结构,译码提出了Turbo串行消息传递的最小和译码算法(TMS算法).在保持性能基本不变的情况下,改善消息传递的收敛特性,同时降低译码复杂度.基于定点DSP结构,设计了一种高效LDPC码编译码器.仿真结果表明,该算法以较低的复杂度实现了QC-LDPC码的快速编译码.     

低密度奇偶校验码迭代译码算法的误码平台特性

为研究低密度奇偶校验(LDPC)码在采用不同译码算法时的误码平台特性,利用硬件仿真系统实际测试数据,对LDPC码采用不同迭代译码算法的误码平台特性进行统计分析。分析结果表明:LDPC码采用和积(SP)算法或修正最小和(MMS)算法译码失败后,残留错误比特数目一般很小;因此,LDPC码可作为级联码的内码,实现极低的误比特率。与MMS算法相比,SP算法译码后错误码字中的残留错误比特通常更少,更适合级联码。基于上述分析设计的级联码可以在较低的门限下实现低于10-10的误码率。