10 Gbit/s 0.18 μm CMOS激光驱动器的集成电路

为了得到低电压、低功耗、高速率的激光驱动器电路,采用0.18 μm CMOS工艺设计了10 Gbit/s的激光驱动器集成芯片.电路的核心单元为两级直接耦合的差分放大器和电流输出电路.为扩展带宽、降低功耗,电路中采用了并联峰化技术和放大级直接耦合技术,整个芯片面积为0.94 mm×1.25 mm.经测试,该芯片在1.7 V电源电压时,最高可工作在11 Gbit/s的速率上;当输入10 Gbit/s、单端峰峰值为0.3 V的信号时,在50 Ω负载上的输出电压摆幅超过1.7 V,电路功耗约为77.4 mW.进一步优化后,该电路可适用于STM-64系统.     

超高速低功耗4:1复接器设计、封装及测试

采用CSM 0.35 μm CMOS 工艺,设计了低功耗2.5～3.125 Gbit/s 4∶1复接器.该芯片既可以应用于光纤通信系统SDH STM-16(2.5 Gbit/s)速率级别的光发射机,又可以应用于万兆以太网IEEE 802.3ae 10GBASE-X(3.125 Gbit/s)速率级别的通道接口发送器.系统采用树型结构,核心电路由锁存器、选择器、分频器组成,并采用了CMOS逻辑实现.最高工作速率可达3.5 Gbit/s.芯片供电电压3.3 V,核心功耗为25 mW.该芯片采用SOP-16封装.芯片封装后焊接在高速PCB板上进行测试,封装后芯片最高工作速率为2.3 Gbit/s.     

应用于对等速率10G-EPON的10Gbit/s突发模式激光驱动器设计

针对IEEE 802.3av标准所定义的对等速率万兆以太无源光网络(10G-EPON)ONU相关应用,设计了一种10 Gbit/s突发模式激光驱动器芯片,并对调制电路和偏置电路的设计进行了改进,以实现较短的突发开启/关断转换时间.本设计采用低成本的0.18μm CMOS工艺进行流片,整个芯片面积为575μm×675μm.测试表明:该芯片可工作在10.312 5 Gbit/s的速率上;当电源电压为1.8 V时,可对50Ω负载提供高达36 mA的调制电流.突发开启/关断转换时间均小于0.2 ns,远低于IEEE 802.3av标准所规定的上限.该突发模式激光驱动器的输出满足10G-EPON时序参数的规定,适用于10G-EPON ONU相关应用.     

应用于CIS的高速低功耗LVDS驱动电路设计

随着CMOS 图像传感器(CIS)在空间分辨率和时间分辨率的不断提升,CIS 的数据量在不断增加;同时,现代社会对低功耗CIS 的需求也越来越多. 设计了应用于CIS 的高速低功耗低压差分信号(LVDS)驱动电路.采用输出摆率控制的电流开关驱动器,该结构不需要在电流开关驱动器的输出端外接匹配电阻实现阻抗匹配,从而减小了电路的功耗;同时利用电流开关驱动器的电流源来实现预加重功能,没有额外的电流源和控制电流源的辅助电路,因此减小了LVDS 驱动电路的整体功耗. 论文采用0.13 μm CMOS 工艺绘制LVDS 驱动电路的版图,面积为0.025 mm2. 在不同工艺角、电源电压和温度下后仿结果为:LVDS 驱动电路在速率为2 Gbit/s 时的最高功耗为23.43 mW,此时在100 Ω 的终端电阻上的摆幅为439 mV,输出共模电平为1.26 V,抖动为15.0 ps.     

应用于对等速率1OG-EPON的10Gbit/s突发模式激光驱动器设计

针对IEEE 802.3av标准所定义的对等速率万兆以太无源光网络(10G-EPON)ONU相关应用,设计了一种10 Gbit/s突发模式激光驱动器芯片,并对调制电路和偏置电路的设计进行了改进,以实现较短的突发开启/关断转换时间.本设计采用低成本的0.18μm CMOS工艺进行流片,整个芯片面积为575 μm×675μ...     

光矢量调制技术的单波长实现方法

首次提出了利用单个波长实现光矢量调制技术的方法.在提出的方案中,通过直接控制双驱动马赫曾德尔调制器(DD-MZM)的射频驱动电压初始相位来获得正交条件,并在接受机端用一个纠正电路对接收信号进行调整.这种调制方式由于仅采用一个波长,不仅提高了光载波的频谱利用率,而且使正交条件不受光纤长度的影响,从而增加了整个系统的灵活性.仿真结果论证了QPSK和16-QAM两种调制格式下速率分别为2Gbit/s和4Gbit/s的42GHz毫米波信号生成.     

宽带电流模形式PHEMT前置放大器设计

设计并实现了基于0.2 μm PHEMT工艺的宽带电流模形式前置放大器.前置放大器将光电二极管产生的电流信号放大并转换为差分电压信号.电路为共栅结构,输入电阻小,减小了光检测器寄生电容对电路带宽的影响.设计时采用了电容峰化技术,可获得比普通共栅结构更宽的带宽.后仿真结果为,在单电源5 V,输出负载50 Ω的条件下,该前置放大器的跨阻增益为1.73kΩ,带宽可达到10.6 GHz,同时具有低噪声和较宽的线性范围,芯片面积为607 μm×476 μm.测试结果表明,此前置放大器可以很好地工作在10 Gbit/s速率上.     

10Gbit/s0.18μmCMOS1∶4分接集成电路

研究了万兆以太网接收芯片结构 ,并在此基础上设计、流片和测试了高速 1∶4分接芯片 ,采用 0 .1 8μmCMOS工艺设计的1∶4分接电路 ,实现了满足 1 0GBASE R的 1 0 .31 2 5Gbit/s数据的 1∶4串 /并转换 ,芯片面积 1 1 0 0 μm× 80 0 μm ,在输入单端摆幅为 80 0mV ,输出负载 5 0Ω条件下 ,输出2 .5 78Gbit/s数据信号电压峰峰值为 2 2 8mV ,抖动为 4psRMS ,眼图的占空比为 5 5 .9% ,上升沿时间为 5 8ps .在电源为 1 .8V时 ,功耗为 5 0 0mW .电路最高可实现 1 3.5Gbit/s的 4路分接     

CMOS图像传感器LVDS驱动器电路设计

为解决在2.5 V供电下的LVDS(Low Voltage Differential Signaling)驱动器处理1.2 V数字信号时,由于传统电平转换电路性能较差,且易产生误码的问题,设计了一款应用于CMOS(Complementary Metal Oxide Semiconductor)图像传感器芯片的LVDS接口电路,该芯片中数字电路采用1.2 V供电,LVDS驱动器使用2.5 V供电.笔者提出两种电平转换电路方案,用于解决该问题.方案1将1.2 V数字信号进行电平转换,再使用D触发器对转换后的信号进行采样,从而避免误码的产生;方案2使用迟滞比较器作为电平转换电路.设计采用TowerJazz 65 nm CMOS工艺进行流片验证.经过测试,两种方案均有效地解决了LVDS驱动器误码的问题.     

10Gbit/s 0.18μm CMOS1:4分接集成电路

研究了万兆以太网接收芯片结构,并在此基础上设计、流片和测试了高速1∶4分接芯片,采用0.18 μm CMOS工艺设计的1∶4分接电路,实现了满足10GBASE-R的10.312 5 Gbit/s数据的1∶4串/并转换,芯片面积1 100 μm×800 μm,在输入单端摆幅为800 Mv,输出负载50 Ω条件下,输出2.578 Gbit/s数据信号电压峰峰值为228 Mv,抖动为 4 ps RMS, 眼图的占空比为55.9%,上升沿时间为58 ps.在电源为 1.8 V时, 功耗为 500 Mw.电路最高可实现13.5 Gbit/s的4路分接.     

双通道可重构14 bit 125 MS/s流水线ADC

提出了一种双通道可重构14 bit 125 MS/s流水线模数转换器(ADC).该双通道14 bit ADC可工作在并行双通道14 bit 125 MS/s、时间交织14 bit 250 MS/s以及求和15 bit 125 MS/s三种模式.为抑制通道间失配误差的影响,提出一种数模混合前台校准技术.为减少ADC输出端口数目,数据输出由高速串行数据发送器驱动,并且其工作模式有1.75,2,3.5 Gbit/s三种.该ADC电路采用0.18μm 1P5M 1.8 V CMOS工艺实现,测试结果表明,对于相同的10.1 MHz的输入信号,该ADC电路在14 bit 125 MS/s模式下的SNR和SFDR分别为72.5 dBFS和83.1dB,在14 bit 250 MS/s模式下的SNR和SFDR分别为71.3 dBFS和77.6 dB,在15 bit 125 MS/s模式下的SNR和SFDR分别为75.3 dBFS和87.4 dB.芯片总体功耗为461 mW,单通道ADC内核功耗为210 mW,面积为1.3×4 mm~2.     

低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计

为了实现光纤通信系统中高速分接器低功耗的需求,采用0.18μm CMOS工艺实现了一个全CMOS逻辑10 Gbit/s 1∶4分接器.整个系统采用半速率树型结构,由1∶2分接单元、2分频器单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现.在高速电路设计中采用CMOS逻辑电路,不但可以减小功耗和芯片面积,其输出的轨到轨电平还能够提供大的噪声裕度,并在系统集成时实现与后续电路的无缝对接.测试结果表明,在1.8 V工作电压下,芯片在输入数据速率为10 Gbit/s时工作性能良好,芯片面积为0.475 mm×0.475 mm,核心功耗仅为25 mW.     

LVDS高速I/O接口电路设计

提出了一种用于传输高速数据的LVDS(Low Voltage Differential Signaling)驱动器及接收器的设计．基于MOS管的大信号模型计算了电路的参数，根据TSMC(台积电)的0．25μmCMOS工艺模型，在Candence环境下用Spectre仿真器模拟，调整各个MOS管的宽长比，确定了电路各参数．给出了驱动器和接收器互连的仿真结果，仿真结果表明该LVDS驱动器和接收器能稳定工作在1GHz的工作频率下，LVDS高速I／O接口电路能使计算机之间、芯片之间的数据传输带宽达到Gbit／s级．有广阔的应用前景。     

基于HDMI视频信号接收的电荷泵PLL设计

介绍了一种实现HDMI中数字视频信号接收的方法,设计并实现了一种新的用于HDMI中像素数据和时钟信号恢复的电荷泵锁相环;通过V-I电路的改进降低了压控震荡器的增益,改善了控制电压的波动对压控震荡器频率的影响,从而减小时钟抖动;采用频率检测电路对输入时钟信号频率进行自动检测分段,可实现大的频率捕获范围,从而实现了对高达UXGA格式的数字视频信号接收;采用Hspice-RF工具对压控震荡器的抖动和相位噪声性能进行仿真,SMIC0.18μsCMOS混合信号工艺进行了流片验证,测试结果表明输入最大1.65Gbit/s像素数据信号条件下PLL输出的时钟信号抖动小于200ps.     

相干光正交频分复用的多模光纤传输系统的研究

分析了多模光纤的传输特性,并采用相干光正交频分复用技术设计多模光纤传输系统,得到传输速率为21.4 Gbit/s的信号在多模光纤中传输距离达到200 km,这是传统意义上信道数据速率10 Gbit/s及以上的多模光纤传输系统传输距离的两个数量级.尽管这个实验不能表明多模光纤的所有优点,但是它可以证明采用相干光正交频分复用技术,多模光纤可以实现远距离,大容量的信号传输.     

甚短距离光传输技术

介绍了甚短距离(VSR)光传输技术及其发展趋势，对VSR光传输实现中的一些关键技术进行简要论述．以12信道并行垂直腔面激光器(VCSEL)光发射及接收模块为例，讨论发射模块中12通道并行VCSEL阵列驱动电路及接收模块中前置放大器和限幅放大器集成电路的实现．测试结果表明，驱动电路每信道输出调制电流超过30mA，电路速度高达每通道3．125Gbit/s．前置放大器和限幅放大器工作速度达2．5Gbit/s．     

宽带多速率解调器的设计与实现

对符号定时恢复环路、载波恢复环路算法进行了分析和仿真,提出了宽带多速率解调器的总体结构和同步的硬件实现方案. 根据QPSK信号的特点,对载波同步算法进行了简化. 对实现的解调器样机进行了性能测试和分析. 测试结果表明,该解调器可以工作在2～45MS/s符号速率下,当符号速率小于10MS/s时,中频环路的误码性能指标与理论值之差小于1dB;当符号速率大于10MS/s时,中频环路的误码性能指标与理论值之差小于1.6dB.     

CMOS图像传感器LVDS驱动器电路设计

为解决在2． 5 V 供电下的LVDS( Low Voltage Differential Signaling) 驱动器处理1． 2 V 数字信号时,由于传统电平转换电路性能较差,且易产生误码的问题,设计了一款应用于CMOS ( Complementary Metal Oxide Semiconductor) 图像传感器芯片的LVDS 接口电路,该芯片中数字电路采用1． 2 V 供电,LVDS 驱动器使用2． 5 V供电。笔者提出两种电平转换电路方案,用于解决该问题。方案1 将1． 2 V 数字信号进行电平转换,再使用D 触发器对转换后的信号进行采样,从而避免误码的产生; 方案2 使用迟滞比较器作为电平转换电路。设计采用TowerJazz 65 nm CMOS 工艺进行流片验证。经过测试,两种方案均有效地解决了LVDS 驱动器误码的问题。     

InAlAs/InGaAs HEMT跨阻前置放大器的设计与实现

提出了基于耗尽型InAlAs/InGaAsHEMT器件的光纤通信接收机中的单电源跨阻前置放大器电路，并给出了设计方法与实验结果，该前置放大器采用单电源供电，单端输入，双端差动输出，由两级源级跟随器，一级输出级以及一个反馈电阻组成。当前置放大器工作在2.5Gbit/s时，跨阻可达62.5dBΩ，采用＋5V电源供电，功耗为272mW。     

双通道高速高精度流水线模数转换电路的实现

为解决传统双通道构架仅适用于低速模拟数字转换电路(Analog-to-Digital Converter,简称ADC)的问题,通过取消数字校准电路,去除信号通道中用于数字校准开关的方式,采用台湾积体电路制造公司(TSMC)0.18μm CMOS工艺,用双通道流水线构架实现了高速高精度ADC,确保ADC达到12位信号转换精度的同时,信号转换速度达到了200 Ms/s.通过测试,该电路在模拟输入信号为10 MHz,差分振幅为1.25 V,电源电压为1.8 V,信号采样频率200 Ms/s条件下获得信噪失真比为64.7 d B,无杂散动态范围为86.3 d B,电路整体功耗为356 m W,测试结果证实该设计在降低模数转换电路设计难度的同时节省了功耗.