自定制浮点FFT/IFFT处理器的FPGA实现研究

针对定点FFT/IFFT处理器精度不高的缺点,提出了自定制浮点FFT/IFFT处理器的FPGA硬件实现。结合工程需求和FPGA器件结构确定了自定制浮点数据格式,阐述了实现浮点运算和提高蝶形运算速度等关键技术,并用FPGA实现了一个可变数据长度的FFT/IFFT处理器。该处理器已投入实用,工作性能稳定,系统时钟80MHz,完成1024点FFT/IFFT运算只需64μs,处理误差小于-80dB,功耗小于1W。     

基于多相滤波的高精度延时设计及实现

雷达测距测速应用中的精确性取决于时间上的高分辨率, 而传统基于有限长单位冲激响应(finite impulse response, FIR)滤波的高精度延时设计所需的滤波阶数过高, 滤波处理较慢且复杂。为了加快滤波速度和节省硬件资源, 将数字内插与多相滤波技术结合, 提出了一种基于多相滤波的高精度延时设计方案。根据延时精度对FIR滤波系数向量重新排序, 依据延时量大小选择多相子滤波器对采样序列进行滤波处理, 实现小于整数倍采样间隔的高精度延时, 具有滤波速度快、节省硬件资源的特点。仿真分析延时信号的相位, 表明了所提多相滤波方案可实现高精度延时。借助现场可编程逻辑门阵列(field programmable gate array, FPGA)平台, 时钟频率为245.76 MHz时, 实测的延时精度可低至0.509 ns。     

外辐射源雷达模糊函数的快速算法与硬件实现

外辐射源雷达作为一种新体制雷达在探测低空小目标应用中得到了广泛的关注。针对外辐射源雷达利用模糊函数探测目标时延和多普勒频移的计算量大、难以满足系统实时性要求的问题,提出一种快速计算模糊函数方法。首先,将数据进行分段;然后,对分段后数据分别进行相关运算和抽取滤波;最后,用快速傅里叶变换(fast Fourier transform, FFT)算法对数据进行处理,显著提高了模糊函数的计算效率,并在现场可编程逻辑门阵列(field programmable gate array, FPGA)上实现了该算法。实测结果表明了该算法的可行性,研究成果为外辐射源雷达系统算法硬件化提供了参考依据。     

外辐射源雷达模糊函数的快速算法与硬件实现

外辐射源雷达作为一种新体制雷达在探测低空小目标应用中得到了广泛的关注。针对外辐射源雷达利用模糊函数探测目标时延和多普勒频移的计算量大、难以满足系统实时性要求的问题,提出一种快速计算模糊函数方法。首先,将数据进行分段;然后,对分段后数据分别进行相关运算和抽取滤波;最后,用快速傅里叶变换(fast Fourier transform, FFT)算法对数据进行处理,显著提高了模糊函数的计算效率,并在现场可编程逻辑门阵列(field programmable gate array, FPGA)上实现了该算法。实测结果表明了该算法的可行性,研究成果为外辐射源雷达系统算法硬件化提供了参考依据。     

面向多任务的可重构星载计算机设计

为了使可重构星载计算机更好地满足微小卫星中多任务、多进程的工作需求,对其传统的体系结构进行了改进,参照生物体中干细胞的管理机制提出了一种现场可编程逻辑门阵列(field programmable gate array, FPGA)资源的动态管理方法,并以此为基础结合动态部分重构技术提出了一种能够根据星上任务进程自主调整电路结构的可重构星载计算机设计方法。该体系结构在消除可重构星载计算机中多个任务进程之间对硬件电路功能单元竞争的同时,不但简化了在轨升级机制,大幅减少了硬件升级所需上传的文件大小,还在系统层面增强了其对辐射损伤的应对能力。经过与传统星载计算机(386-EX)和普通可重构星载计算机的对比实验,可以看出该体系结构在多任务、高计算量的工作环境下具有非常明显的优势。     

基于PC/104总线的捷联惯性测量组合数据采集系统

针对导弹捷联惯性测量组合的输出特点,基于嵌入式PC/104总线和可编程定时/计数器82C54芯片,设计了一个惯性测量组合数据采集系统,并利用复杂可编程逻辑器件(complexprogrammablelogicdevice,CPLD)设计了数据采集的接口电路,实现了对捷联惯性测量系统输出数据的动态、实时采集。实验证明,该采集系统方案是可行的,达到了设计要求。     

基于FPGA的SAR回波仿真快速实现方法

回波仿真是进行合成孔径雷达（synthetic aperture radar,SAR）研究的重要途径,但其计算量巨大,所需的时间较长。为了快速实现SAR回波仿真,提出一种改进的同心圆方法进行快速计算,同时考虑到运算较为规整的特点,采用现场可编程门阵列（field programmable gate array,FPGA）作为主处理芯片。设计了专用于SAR回波信号模拟的数字信号处理板卡,并在板卡上编程实现整个回波模拟算法,给出资源使用情况和量化噪声影响,实际应用结果显示,采用FPGA来实现SAR回波仿真可以在保证精度的前提下大大加快仿真速度。     

基于FPGA的改进型最小均方自适应时延估计器

提高时延估计器的运算速度和时延分辨力是实现垂直线阵水下被动声目标快速、精确定位的关键。将最小均方自适应时延估计算法中原有的按“滤波-误差更新-权系数更新”严格依次递进的顺序迭代运算,优化为只包含误差更新和权系数更新操作的全并行乘/加运算。改进后的自适应时延估计器结构紧凑,并未改变其误差收敛特性。消声水池缩比试验表明,基于现场可编程逻辑门阵列(field programmable gate array, FPGA)实现的改进型最小均方自适应时延估计器能够在不需要流水线或时序控制单元的前提下提高数据处理速度,且具有一定的抗噪声干扰性能。     

基于FPGA的4096点基-4 FFT模块的实现

现场可编程门阵列(fieldprogrammablegatearray,FPGA)技术,具有集成高度、逻辑实现能力强等特点,已经成为数字系统设计的重要技术之一。数字脉冲压缩技术可靠性高,灵活性好,可编程,在现代雷达中广泛应用。快速傅里叶变换(fastFouriertransform,FFT)是一种实现数字脉冲压缩的高效、灵活的方法,也是实现雷达数字信号中重要技术。首先说明了基4FFT的基本知识,然后介绍了如何使用Xilinx的FPGA的来实现雷达信号处理机的数字脉压的核心———4096点FFT模块。     

基于FPDP的高速数据采集系统设计新方法

基于前面板数据端口 (frontpaneldataport,FPDP)总线传输标准 ,提出一种高速数据采集系统设计新方法。FPDP总线为 32位的并行同步总线 ,提供多块VME总线板之间的高速数据传输 ,总线设计不允许地址信息传递。在数据采集系统中 ,利用FPDP总线可实现系统的高速数据传输 ,同时提高了系统的输入输出和并行处理能力。     

Analysis for MIMO correlated frequency-selective channel in the presence of interference

The space time spreading, superimposed training sequences, and space-time coding are used to present a multiple input and multiple output （MIMO） systems model, and a closed-form of average error probability upper bound expression for MIMO correlated frequency-selective channel in the presence of interference （co-channel interference and jamming signals） is derived. Moreover, the correlation at both ends of the wireless link that can be incorporated equivalently into correlation at the transmit end is also derived, which is significant to analyze space-time link algorithm of MIMO systems.     

基于TCP/IP协议的图像传输网络接口的设计与实现

网络接口对于图像在局域网或因特网中传输起着关键作用。讨论了基于TCP/IP协议用于网络相机的网络接口,采用MAC控制器芯片和51单片机,实现了一种实用的、低成本的网络接口方案。给出了网络接口的硬件组成框图。针对具体的网络相机应用背景,讨论了接口相关协议的实现方法以及基于Winsock的编程接收,并对通过UDP协议传输图像时丢包和包失序现象产生的原因及处理方法进行了探讨。最后给出了在局城网环境下的实验结果。