基于Wishbone总线结构的情景式IP核测试方案

随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流．该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案．通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率．     

CacheCompress: 一种新颖的面向IP核的动态字典测试压缩技术

提出一种称为CacheCompress的新颖的测试压缩技术。与以往基于静态字典压缩技术的最大不同在于, 该技术中的字典是动态的, 在整个测试过程中, 伴随着写字典和读字典的操作, 字典只需保 留最常用的测试数据, 从而大大减少了字典的容量需求, 并消除了静态字典的初始化步骤。实验表明,CacheCompress将字典容量需求缩小为原来的千分之一, 并提高了30%的测试压缩率。     

基于FPGA自适应高速RS编译码器的IP核设计

针对IP核设计方法讨论了一种可动态配置编码方案的高吞吐率RS编译码器<该编译码器采用Euclid 算法实现译码,编译码过程采用流水线结构提高速率。整个设计使用VHDL语言描述，并在Xilinx公司 的Virtex系列上实现验证。     

基于静态检测的程序安全漏洞测试

静态分析方法可以自动地提取软件的行为信息,从而检测出软件中的安全漏洞。和其他程序分析方法相比,该方法具有自动化程度高和检测速度快的优点。本文介绍了Java语言的安全漏洞的故障模式，说明了类型推断、数据流分析和约束分析等主要静态分析方法及两种特别的分析方法，最后介绍了几种常用的静态代码安全检测工具。     

基于VHDL的高可靠性RAM的IP核设计

设计一个采用扩展Hamming码来纠错的高可靠性RAM的IP核。提出一种充分利用厂商提供的,经过特殊优化的基本宏功能模块来设计RAM的IP核的方案。试验结果证明,该RAMIP核满足设计要求,可以正确的配合CPU执行指令,具备应用价值。     

基于组合测试技术的JavaEE多层框架的测试方法

提出了利用组合测试技术对JavaEE多层框架结构应用程序的测试方法，设计了针对JavaEE的Web应用软件的测试框架和工作流程，并利用错误注入技术对组合测试方法进行了检验。结果表明所提出的方法是有效的。     

基于ODS测试方法的钻架模型试验模态分析研究

以实模态分析理论为基础,研究了基于ODS测试方法试验模态分析理论,分析了其应用范围及使用条件.以钻架模型为实例,研究了其ODS测试方法试验模态,识别其模态参数,分析其测试结果.     

以8051为核的SOC中的万年历的设计

简要介绍了片上系统（SOC）的设计方法和发展状况．重点讨论了以DW8051单片机为内核的SOC中的万年历电路的设计．给出了该万年历的功能、嵌入到DW8051的方法、电路结构和模拟仿真结果．     

一种I2C主控器IP核的设计与FPGA实现

介绍了一种I^2C主控器件IP核的系统结构确定、模块划分、系统仿真方法及综合过程,在Xillnx公司的SpartanⅡ FPGA上实现了设计,并使用软逻辑分析仪观测I^2C核工作的过程,最后与微处理器核协同进行板级测试,证明所得到的用Verilog HDL语言编写的IP核能够用于SOC（系统芯片）的构建。     

多层框架结构远程协同拟动力试验方法研究

针对国际土木结构试验的网络化发展的趋势,研究了多层剪切型结构模型的远程协同拟动力试验方法,建立了任意选取层子结构时整体结构的动力方程,通过分析三层房屋结构不同的子结构选取方式来研究试验子结构边界条件的模拟.为了验证该试验方法,进行了四层框架结构的远程控制拟动力试验.通过两种不同的子结构选取方式进行对比分析,试验结果表明,本文提出的试验方法是可行的,也为异地不同的实验室之间同时进行数个子结构的多层房屋结构的远程协同拟动力试验提供了可能.     

基于IP Core的数字电路综合实验

目前IP core以及IP core的运用是行业技术发展的一大趋势。对EDA技术实验教学中的IP core的综合运用进行了探讨。所给出的例子都是利用Xilinx的ISE软件,在其FPGA（SPARTAN3A and SPARTAN3AN系列）芯片上实现了的。文中所讨论的基本要点,对初学者如何理解设计重用和运用IP core来进行综合型实验设计是有所帮助的。     

一种基于测试序列失败树的动态测试方法

针对传统的测试方法按照静态的顺序执行预先生成的固定测试集，而实际测试范围可能被缩小，同时测试结果受到测试序列间、测试序列内的影响等问题，提出了一种构造测试序列失败树（TSFT）并用其指导动态测试的方法．该方法考虑到了测试序列之间的相关性和已测结果对后续测试的影响，通过TSFT指导测试序列的动态执行，同时还考虑了引导序列和验证序列对测试结果的影响，在避开TSFT的前提下，可在引导序列和验证序列集合中进行搜索和替换，动态地生成新的有效测试序列．实验结果表明，所提方法避免了一些重复测试以及错误转换对正确转换的测试结果的影响，较明显地提高了实际的测试效率和测试覆盖率．     

基于LDPC码约束条件的编码辅助帧同步算法

利用LDPC码的编码约束条件,提出了一种LDPC码辅助的帧同步算法.这种帧同步算法不需要插入任何导频符号,分别通过计算LDPC译码前和译码后校验方程满足的比例,对数据帧的起始位置进行有效捕获和跟踪.仿真结果表明,基于LDPC码约束条件的帧同步捕获算法在较高信噪比下可以获得很好的捕获性能;基于LDPC码辅助的帧同步跟踪算法,其对帧起始位置的跟踪性能明显优于基于LDPC码约束条件和基于导频符号的帧同步算法.