射频前端低噪声放大器设计研究

随着无线通信的迅猛发展,提高了对射频技术的要求.针对射频前端的低噪声放大器设计进行了研究和分析,并且利用计算机软件进行仿真和分析.     

射频前端低噪声放大器设计研究

随着无线通信的迅猛发展,提高了对射频技术的要求。针对射频前端的低噪声放大器设计进行了研究和分析,并且利用计算机软件进行仿真和分析。     

3.1～10.6 GHz超宽带低噪声放大器设计

采用标准0.35 μm SiGe HBT工艺设计了工作频段在3.1～10.6 GHz的超宽带低噪声放大器.从宽带电路和高频电路设计的器件选择、电路结构选择等方面讨论了超宽带低噪声放大器的设计.结果表明,通过合适的电路结构和器件参数选择,可以采用0.35μm SiGe HBT工艺制备满足超宽带系统要求的低噪声放大器.在整个工作频段内所设计的低噪声放大器输入输出匹配S11和S22均优于-8dB,噪声系数为3.5dB,电路的工作电压为2.5 V,电流消耗为4.38 mA.     

基于ATF54143的2.45GHz平衡式低噪声放大器设计

为了实现放大器在2.4～2.5 GHz范围内低噪声、高增益、输入输出阻抗匹配等性能指标,通过ADS2011仿真软件优化设计硬件电路,提出并加工制作了基于ATF54143的新型平衡式低噪声放大器.实测结果表明,该平衡式低噪声放大器的噪声系数低于3 dB,增益高达10 dB,输入端驻波比小于1.5,且输出端驻波比小于3.测试过程中发现在保证噪声系数较小的情况下,通过选取合适的偏置点可以明显地提高放大器的线性度.提出的平衡式低噪声放大器可以较好地应用于无线局域网领域,具有较强的实用价值.     

X波段低噪声放大器设计

从获取最小噪声系数角度来进行电路设计,采用Avago公司的0.2um GaAs pHEMT工艺芯片(T=18GHz),设计了工作于X波段(9-11GHz)的两级宽带低噪声放大器。测试结果为:在9-11GHz,噪声系数小于1.15dB,最小噪声系数在9.8GHz为1.015dB,功率增益在所需频段9-11GHz大于24dB,输入和输出回波损耗均小于-10dB。     

11.8GHz双级低噪声放大器

应用级间失配法研究微波放器的噪声与功率同时匹配,实现噪声低和输出入输出功率匹酿良好的微波低噪声放大器。方法将两个单组ＬＡＮ级联,并把第一级ＬＡＮ的输出功率匹配网络用级间失配网络代替,当此级间失配网络实现特定的阻抗变换作用时,微波放大器噪民功率能帮到同时匹配。     

带有源巴伦的CMOS宽带低噪声放大器设计

设计了一种400～800 MHz带有源巴伦的低噪声放大器(balun-LNA).电路输入级采用共栅结构实现宽带匹配,输出端使用共源漏技术来实现巴伦功能,将单端输入信号转变为差分输出信号,利用参数优化设计来降低噪声性能.电路采用TSMC 0.18 μm RF CMOS工艺仿真,结果表明:在400～800 MHz工作频段内,balun-LNA的输入反射系数小于-12 dB,噪声系数为3.5～4.1 dB,电压增益为18.7～20.5 dB,在3.3V电压下功耗约为17.8 mW.     

2.45GHz单级低噪声放大器的设计

设计了一种基于高电子迁移率晶体管ATF54143的单级低噪声放大器,采用ADS软件进行了设计优化。仿真结果表明在2.45 GHz处噪声系数小于1.5 d B,增益大于16.4 d B,稳定系数大于1.1,输入与输出的电压驻波比都小于1.1。在仿真基础上进行了实物加工,实测结果在2.45 GHz处|S21|为8.3 d B,|S11|和|S22|最小值分别为-13.5 d B,-17.2 d B,1 d B压缩点的输出功率约为10 d Bm。该放大器可应用于S波段的无线局域网,射频识别和北斗导航系统等领域。     

具有平坦增益的3.1~10.6 GHz UWB CMOS低噪声放大器设计

提出了一种采用0.18μm CMOS工艺的3.1～10.6GHz超宽带低噪声放大器.电路的设计采用了电流复用技术与阻抗反馈结构,具有低功耗和平坦增益的特性.仿真结果显示,在3.1～10.6GHz频率变化范围内,低噪声放大器达到平均17.5dB的电压增益,输入和输出的回波损耗均低于-8dB,最小噪声系数约为2.8dB,在电源电压为1.5V下功耗约为11.35mW.     

1．8GHz基站前端射频低噪声放大器的仿真与实现

介绍了一种1．8GHz基站前端射频低噪声放大器（LNA）的设计方法，采用Agient公司的仿真软件ADS对其进行了仿真和优化，同时完成了实物加工和测试．测试结果表明，采用本方案设计的LNA增益约为12.5dB，噪声系数约为1．3dB，性能稳定，完全达到了通信接收机中对LNA指标的要求．     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

CDMA低噪声放大器的研究与设计

介绍CDMA低噪声放大器的设计．分析设计中需注意的关键问题并给出相应解决措施。给出了实测的该低噪声放大器的各项性能指标。     

一种高线性的CMOS低噪声放大器结构

采用TSMC0.35μmCMOS工艺,设计了一个5.7 GHz可用于无线局域网的低噪声放大器,电路在采用单端共源共栅结构的基础上为改善线性度而引进低频陷波网络(Low-frequency-trap Net-work),用ADS软件仿真与优化.仿真结果表明,在电源电压1.5 V情况下,噪声系数NF为1.22 dB,输入反射系数S 11为-15 dB,反向隔离性能S12为-32.9 dB,增益S21为17.8 dB,三阶交截点IIP3为 12.7 dBm,功耗为8 mW.     

一个2.4 GHz集成的SP3T射频开关和低噪声放大器

基于90 nm SOI CMOS工艺实现的应用于无线局域网的2.4 GHz集成的单刀三掷（SP3T）射频开关和低噪声放大器.射频开关采用了一种低功耗的等效负压偏置方法,该方法能够在不使用负电压的前提下使关断状态晶体管获得等效的负压偏置,从而提高射频开关的线性度.低噪声放大器采用了负反馈技术和导数叠加技术提高线性度,利用导数叠加技术减小低噪声放大器的三阶非线性,进一步提高了负反馈低噪声放大器的线性度.低噪声放大器与射频开关集成,并带有Bypass衰减通路.测试结果表明,射频开关的发射支路实现了0.95 dB的插入损耗和34 dBm的输入1 dB压缩点,蓝牙支路具有1.68 dB的插入损耗和30 dBm的输入1 dB压缩点.在2 V供电下,接收支路在高增益模式下具有15.8 dB的增益,1.7 dB的噪声系数和7.6 dBm的输入三阶交调点,功耗28.6 mW,在Bypass模式下具有7.2 dB的插入损耗和22 dBm的输入三阶交调点.     

GSM基站应用的平衡式低噪声放大器

该文叙述一种用于GSM基站前端的集成低噪声放大器的设计方案和测试结果.采用微带线匹配 网络,利用Ansoft软件完成设计和仿真.放大器在880～915 MHz频率范围内增益为16 dB左右 ,噪声系数小于0.4 dB.测试结果达到了实用的指标要求.     

2.9～10.6 GHz CMOS两级分布式放大器

研究应用于超宽带无线通信系统中的宽带分布式放大器设计方法. 采用电感替代传输线对晶体管寄生电容进行补偿的方法实现带宽拓展. 分布式放大器既能扩大其带宽,又能保持较低的噪声系数. 该设计采用TSMC公司的RF 0.18 μm CMOS工艺,电源电压为1.8 V,功耗为104 mW. 仿真结果表明提出的分布式放大器在2.9~10.6 GHz的频带内S₂₁保持(18.7±0.9)dB的平坦增益,噪声系数最小值N_F=1.80 dB.      

用于神经信号检测的低噪声CMOS前端放大器的设计

采用斩波稳定技术设计了一款低噪声CMOS放大器.该放大器用于神经信号的检测和放大,包括调制解调器、rail-to-rail输入放大级、带通滤波器、低通滤波器和振荡器5个模块.其中,rail-to-rail输入放大级提高了电路的输入共模范围,带通滤波器减小了残余失调,整个斩波稳定系统使电路显现低噪声特性.该电路采用TSMC 0.35μm CMOS工艺进行了仿真流片设计,低频等效输入相关噪声谱密度为13.2 nV/sqrt(Hz),开环增益为100 dB,3 dB带宽10 kHz,芯片面积为980μm×450μm.仿真结果显示,基于斩波稳态技术的低噪声放大器可作为一种有效的神经信号检测的前端电路.     

低噪声放大器高线性度偏置的数学证明

通信技术日新月异,通信产品的更新换代越来越快,性能越来越优,客服体验要求越来越高,无疑对通信芯片的设计提出了更高的要求和挑战。通信芯片的核心在于接收机,而接收机的关键在于低噪声放大器。低噪声放大器的核心指标是噪声、增益和线性度。低噪声放大器线性度对整个系统的线性度起着重要作用,它的非线性越小越好。低噪声放大器的线性度受偏置电路的直流阻抗影响较大。文中对一种工作在S波段,能极好地提高低噪声放大器线性度的偏置电路给出了数学证明。