掺杂氧化物作扩散源的理论分析及对硅 PNP 型晶体管消除反型的作用

P-N-P 型晶体管,由于表面效应严重,对外界的影响相当敏感,因而易出现反型及隧道效应,形成大的沟道漏电及低的击穿电压,如果按照通常采用的表面工艺,很难达到预定的电参数,更不能满足高稳定,高可靠的要求。我们试制的3CG22,是在通常平面工艺的基础上,采用掺杂氧化物作扩散源,首先单独进行沟道切断环的 p 型扩散,从而大大地改进了 P-N-P 型晶体管的电特性,     

对基于GaN晶体管自加热效应的研究

采用有限元分析方法(FEM)求解泊松方程,连续性方程,以及热传导方程对AlGaN/GaN高电子迁移率晶体管的自加热效应进行了数值模拟研究。着重比较了晶体管在SiC、Si及蓝宝石衬底上的沟道温度和漏电流。同时讨论了在外延层和衬底接触处的热边界电阻对晶体管电行为的影响。数值模拟表明,由于SiC的热导比较大,晶体管在其衬底上有较大的漏电流和较低的沟道温度,热边界电阻对其电行为有比较大的影响。相反,由于蓝宝石的热导比较小,晶体管在其衬底上有较低的漏电流和较高的沟道温度,显现出了比较大的自加热效应,热边界电阻对其电行为的影响可以忽略。     

激光损伤硅片背面对微缺陷的吸除效果

本文研究了cwCO_2激光器照射硅片背面产生辐射损伤对微缺陷的吸收效果:对MOS界面特性的影响,对表层少子寿命的影响,对PN结漏电流、晶体管电流放大系数h和击穿电压BV_(ce0)的影响:对集成电路成品率的影响。结果表明,这种方法能有效地吸除金属杂质和微缺陷,能显著提高少子寿命、改善Si/SiO_2的界面特性、降低PN结的漏电流、提高击穿电压和晶体管小电流放大系数,使KD45的成品率提高50％,     

SiC基HEMTs器件的沟道温度热仿真

GaN作为第三代半导体材料,具有大的禁带宽度,高的饱和速度以及非常高的漏电流密度,导致了AlGaN/GaN HEMTs器件在高温,高功率应用方面脱颖而出.本文通过使用有限元法,实现了在稳态条件下对高电子迁移率晶体管(HEMTs)的温度分布,得到了沟道温度随着沟道位置的不同而不同的变化图.通过仿真得到,在中心沟道处的温度最高,以及随着远离沟道中心,沟道温度将会减小的结论.     

短沟道AlGaN/GaN高电子迁移率晶体管的Ⅰ-Ⅴ特性研究

考虑栅电压、漏电压和沟长调制效应影响下,在长沟道高电子迁移率晶体管(HEMT)的Ⅰ-Ⅴ输出特性基础上,引入有效迁移率和有效沟道长度,推导了短沟道AlGaN/GaN HEMT的电流-电压(Ⅰ-Ⅴ)输出特性模型.通过比较栅长为105nm时模型计算结果与实际器件的输出特性,表明推导的短沟道AlGaN/GaN HEMT的Ⅰ-Ⅴ模型与实验结果基本相符,误差小于5%.     

高性能非平面沟道场效应晶体管

半导体器件的高速化、集成化要求其特征尺寸不断缩小,不可避免地导致短沟道效应,从而使得器件性能退化。提出了一种非平面沟道晶体管,利用二维半导体器件仿真软件SILVACO对其阈值电压退化、亚阈值特性和衬底电流进行了研究,并通过能带图、电势分布图和电场分布图探讨了其物理机理。研究表明非平面沟道晶体管可以很好地抑制阈值电压退化,改善器件的亚阈值特性,降低漏电流和衬底电流,提高击穿电压,从而抑制短沟道效应,提高器件的可靠性。     

基于酞菁铅的有机平衡双极型场效应晶体管

有机场效应晶体管(OFETs)分为单极性和双极性.单极性OFETs仅能工作在p-沟道(空穴型导电沟道)或者n-沟道(电子型导电沟道模式下,然而双极型OFETs可以通过改变栅压的极性在p-沟道和n-沟道模式之间转变.双极型OFETs由于其在有机互补型集成电路(ICs)方面潜在的应用而得到越来越多的研究.这些电路有很多优点,例如功率损耗小、器件制作和电路设计成本低.     

P沟道恒流二极管的电流扩展方法

介绍了P沟道恒流二极管和NPN双极型晶体管的工艺制作,采用PN结隔离技术实现隔离,巧妙地将集电极、发射极和恒流二极管沟道区同时制作,得到兼容后的结构,并对兼容结构进行了特性仿真。介绍了工艺流程,讨论了沟道长度、沟道厚度、沟道杂质浓度、基区宽度等结构参数对器件特性的影响。并用该兼容工艺将P沟道恒流二极管的恒定电流值放大了73倍。     

一种新型GaAs基无漏结隧穿场效应晶体管

针对隧穿场效应晶体管开态电流较低的问题,提出了一种新型GaAs基无漏结隧穿场效应晶体管结构,并对其性能进行了研究。在该结构中,沟道和漏区采用具有相同掺杂浓度的N型InGaAs材料,实现沟道/漏区无结化,简化了制造工艺;同时为了提高开态隧穿电流,源区采用不同于沟道的P型GaAsSb材料,实现异质源区/沟道结构。该结构能有效增大关态隧穿势垒宽度,降低泄漏电流,同时增加开态带带隧穿概率,提升开态电流,从而获得低亚阈值斜率和高开关比。仿真结果表明,在0.4V工作电压下,该新型GaAs基无漏结隧穿场效应晶体管的开态电流为3.66mA,关态电流为4.35×10~(-13) A,开关电流比高达10~(10),平均亚阈值斜率为27mV/dec,漏致势垒降低效应值为126。     

基于晶界离散分布的多晶硅薄膜晶体管直流模型

基于表面势的多晶硅薄膜晶体管(poly-Si TFT)漏电流模型无法体现晶界的离散分布特性,而基于阈值电压模型的各工作分区电流表达式存在不连续性.为克服此缺点,根据基于表面势模型的建模思想,考虑晶界势垒在沟道中离散分布的特点,提出了多晶硅薄膜晶体管的直流漏电流模型.该模型采用单一的解析方程描述多晶硅TFT各工作区的电流.研究结果表明:TFT工作于线性区且栅压一定时,随着漏压的增大,沟道有效迁移率降低;随着栅压的增大或沟道的缩短,漏电压对沟道有效迁移率的影响减弱.     

铂纳米颗粒/石墨烯功能化的场效应晶体管生物传感器高灵敏检测前列腺癌

构建了功能化的石墨烯场效应晶体管生物传感器,特异性高灵敏检测前列腺癌标志物miRNA-141.采用微纳加工技术构建场效应晶体管(field effect transistor, FET)芯片,利用化学还原法得到电学性能良好的还原氧化石墨烯(reduced graphene oxide, RGO),滴涂法层积在芯片源漏电极间形成传感沟道,并在RGO界面沉积金属铂纳米颗粒,利用Pt-S键固定DNA探针,特异性检测miRNA-141.该生物传感器对疾病标志物的响应迅速,检测限可低至10 fmol/L,具有良好的选择性和重复性.     

栅源距离对有机静电感应晶体管特性的影响

用根据实际制作的有机静电感应晶体管（OSIT）建立物理模型,Matlab软件中的偏微分工具箱通过有限元法对有机静电感应晶体管特性进行解析,着重分析栅源距离对有机静电感应晶体管特性的影响,特别是沟道电势分布的影响.结果表明,调节栅源距离能有效控制沟道势垒高度,从而影响载流子的传输.     

p沟道Cu_2O半导体薄膜场效应晶体管的制备及Ⅳ特性研究

采用磁控溅射掩膜制备工艺,在n型Si衬底上分别制备了底栅型p沟道Cu_2O半导体薄膜场效应晶体管(TFTs).用XRD、SEM、XPS等检测分析方法对不同条件下制备的Cu_2O薄膜的晶体结构、表面形貌、化学成分进行了表征.对O_2通量、退火温度及沟道宽度等因素对半导体薄膜及器件特性的影响进行了对比研究.研究发现,O_2通量是制备Cu_2O半导体薄膜的关键因素,器件I_(DS)电流的绝对值随着栅压的绝对值的增大而增大,具有典型的p沟道增强型场效应晶体管特征.其Ⅳ特性与溅射沉积时间、沟道宽度、退火因素等有关,真空退火处理后有助于提高器件的I_(DS)的绝对值.测试表明,制备的沟道宽度为50μm的典型器件的电导率、电流开关比和阈值电压分别为0.63S/cm,1.5×10~2及-0.6V.     

低温沉积SiO_2负离子性的研究

一、引言 低温沉积SiO_2工艺,在半导体器件生产中的应用愈来愈多,尤其是在集成电路(双极型和MOS型)生产中更为广泛。它能明显的改善器件表面状况,以提高击穿电压、改进小电流下晶体管的β、减小漏电、避免寄生效应等。     

Si平面型大功率晶体管的BV_(EBO)问题——提高产品率的调查研究报告

在硅低频大功率晶体管生产中,往往由于发射结击穿电压BV_(EBO)不合格而成为降低成品率的主要问题。影响这个参数的原因可以是多种多样的。我们对工厂某高反压低大晶体管的生产进行了调查统计,作了一些实验和小批试生产,初步了解影响BV_(EBO)的一些具体原因,改进后对成品率有一定的提高。     

8Fc_(75-0)低功耗运算放大器小电流下晶体管特性的研究

一、引言8Fc75-0低功耗运算放大器,是一种工作在小电流下且性能要求很高的一种线性集成电路,它由纵向 npn 型和横向 pnp 型晶体管及其它元件组成。从线路分析可知:两类晶体管均要求工作在小电流(8～30μA)范围内;击穿电压≥30V;漏电流要很小;输出曲线均匀平直;小电流下的β要大。     

3DOV型VMOS高频功率晶体管的研制

本文给出了所研制的双扩散垂直沟道3DOV型高频功率场效应晶体管的设计原理、公式和基本工艺要则。列举了器件的主要性能和试用情况。器件具有高频性能好,可使用动态范围大、栅击穿电压高等特点。     

高栅压低漏压条件下FG-pLEDMOS的热载流子退化机理

针对FG-pLEDMOS施加高栅压低漏压的热载流子应力会使器件线性区漏电流发生退化,而阈值电压基本保持不变,使用TCAD软件仿真以及电荷泵测试技术对其进行了详细的分析.结果表明:沟道区的热空穴注入到栅氧化层,热空穴并没有被栅氧化层俘获,而是产生了界面态;栅氧化层电荷没有变化,使阈值电压基本不变,而界面态的增加导致线性区漏电流发生退化.电场和碰撞电离率是热空穴产生的主要原因,较长的p型缓冲区可以改善沟道区的电场分布,降低碰撞电离率,从而有效地减弱热载流子退化效应.     

CMOS 6管静态存储单元晶体管尺寸的估算

文章采用萨方程对CMOS工艺的6管静态存储单元结构进行分析计算,探讨了在工艺特征尺寸确定的情况下,晶体管沟道宽度为何值时存储阵列的数据输出延迟最小的估算方法;利用Matlab求解得到一个非线性方程;该方法适用于不同的存储阵列和特征尺寸,可以快速地估算出晶体管沟道宽度,为设计存储器单元版图时提供了方便。     

高精度集成运放KD205

本文介紹我厂設計和研制成功的高精度集成电路运算放大器KD205。該产品在电路上采用高β晶体管、共射——共基串接形式作为輸入級;在工艺上采用npn晶体管和pnp晶体管“分片集成法”,避免用頻响差的横向pnp晶体管,而用高性能的完全縱向pnp晶体管。电路結构簡单,性能良好;工艺要求低、成品率高,便于成批生产。