采用数据驱动机制的多核处理器

摘要：
针对当前工艺条件下多核处理器存在程序并行性不足的问题,设计了一种采用数据驱动机制、支持函数语言风格编程的多核处理器,包括通用处理器核、数据驱动模块和片内路由器.其中：通用处理器核用于执行常规程序;数据驱动模块用于检测数据的完备性;片内路由器则可提供处理器核之间及簇之间的通信.实验结果表明,所设计的多核处理器能够支持C语言“函数式语言”风格的编程模板.每个C代码段执行纯函数的操作,消除了函数间的共享变量,使得并行编程的复杂度有所降低.同时,所采用的数据驱动机制没有执行顺序的严格限制,充分挖掘了算法潜在的并行性.经测试,数据驱动多核处理器的加速比随着计算资源的增加而增大,从而验证了数据流计算机的加速倍数随处理器数目增加而线性增长的结论.
关键词：
数据驱动; 并行编程模型; 数据流机; 多核处理器
中图分类号： TP 338
文献标志码： A     

一种微处理器二级Cache的优化设计

现代微处理器设计中,多级Cache是弥补CPu和存储器之间速度差异的有效途径之一,其中二级Cache对于提高存储系统的性能有着重要的作用.提出了一种支持多处理器系统的32位RISC处理器"龙腾"R2的二级Cache单元的设计方案,讨论了如何用MEI协议保证存储一致性,以及二级Cache控制器的设计和优化方法.仿真和综合结果证明,该设计满足处理器的要求.     

高速缓存一致性分析与实现

在多处理机系统中。主存与各处理机私有Cache之间及各私有Cache之间存在数据不一致性。对解决不一致性的方法：监听总线协议、基于目录的Cache一致性协议、软件控制方法等都进行了详细的定性分析。并指出了各种方法的优缺点，供设计者参考；同时提出用软件和硬件相结合的方法，更能有效地解决Cache的一致性问题。     

高速缓存一致性分析与实现

在多处理机系统中,主存与各处理机私有Cache之间及各私有Cache之间存在数据不一致性。对解决不一致性的方法:监听总线协议、基于目录的Cache一致性协议、软件控制方法等都进行了详细的定性分析,并指出了各种方法的优缺点,供设计者参考;同时提出用软件和硬件相结合的方法,更能有效地解决Cache的一致性问题。     

基于统一管理的多处理机Cache系统的一致性研究

针对紧耦合多处理机系统中Cache的一致性问题 ,提出了一种以Cache总线为基础的统一管理高速缓冲池的新方法 .该方法既克服了监听总线协议因数据块太大或大量的总线广播而影响Cache性能的缺点 ,也避免了目录协议耗费共享存储空间 .     

多处理器高速缓存一致性分析与评价

在多处理器系统中,主存与各私有Cache之间存在数据不一致性,解决不一致的方法有硬件控制方法（监听总线协议、基于目录的Cache一致性协议）和软件控制方法,同时提出了软硬件相结合的方法以及三种死锁的处理机制,这样能更有效地解决Cache的一致性问题。     

OpenSPARC T1处理器Cache的优化研究

文章以OpenSPARC T1处理器为例,分析了片上多线程结构(chip multi-threading,CMT)处理器由于Cache抖动引发的缓存冲突等问题,通过引入空间锁环机制,减少程序中循环体被替换出Cache的概率,降低Cache冲突,从而提高多线程处理器性能。结果表明,使用空间锁环机制有效降低了缓存延迟和Cache的失效率。     

优化迁移共享的自适应令牌协议

针对写作废的一致性协议在处理迁移特征时需要2次访问的特征，提出了一种自适应的令牌协议，根据数据的读/写处理器和数据的令牌信息判断数据是否具有迁移特征.如果数据具有迁移特征，则请求者的状态变为可以避免迁移访问序列中出现写访问的状态MG，从而消除了迁移特征中的写作废次数.结果表明，所提出的自适应令牌协议在读访问时获取了数据所有权，避免了部分写失效的产生，从而使得平均失效延迟降低5%，通信量平均降低9%.
     

分离Cache的一种容量联合分配算法

在嵌入式处理器中,Cache的功耗所占的比重越来越大.针对不同类型的应用程序对指令Cache和数据Cache的容量实时需求不同,提出了一种新的容量联合分配算法,该算法可以均衡考虑程序运行时对指令 Cache和数据Cache的实时需求,动态调整一级Cache的容量和配置,从而更有效地利用Cache资源.Mibench仿真结果表明,采用容量联合分配算法的分离Cache与传统分离Cache相比,平均能量消耗降低了29.10%,平均能量延迟积降低了33.38%.     

一种面向写穿透Cache的写合并设计及验证

为了利用片上缓冲技术来提高处理器应用性能,提出一种面向写穿透Cache的写合并设计方法.使用同步动态随机存储器(SDRAM)的单个写方式和片上写缓冲器,对SDRAM一行内的局部数据采用写合并策略,由此提高了外部存储的访问效率,同时给出了连续和单个Cache读写的缓存与内存的数据一致性策略.在寄存器传输语言(RTL)仿真环境下使用mp3解码对Leon2处理器进行数据测试,结果表明:在缓冲区优化为3行8列的参数下,SDRAM每次行开启平均进行7.8个字的写入操作,外存的读写效率由12%提高到19%;在TSMC0.18μm工艺下,综合后面积为0.263mm2,流片后工作主频为100MHz.     

可缩放计算系统的Cache一致性评述与研究

可缩放性是高度并行的多处理机系统的设计目标之一．为此，需要解决Ｃａｃｈｅ一致性问题，使共享数据在各处理机的Ｃａｃｈｅ中保持一致．文中分析了几种常见的Ｃａｃｈｅ一致性方案，认为分布式目录表法和基于软件的方法适用于可缩放多处理机系统．     

一种基于三维堆叠技术的高可靠性Cache结构

针对三维集成电路的软错误问题，分析了高能粒子进入三维堆叠芯片中的运行轨迹和特性，在分析高速缓冲存储器（Cache）中各部分软错误易感性的基础上，提出了一种基于三维堆叠技术的高可靠性Cache结构R3D Cache，利用三维堆叠芯片的层间屏蔽效应，以较小的面积和性能开销大幅降低了其软错误率.结果表明，所提出的R3D Cache结构能够以0.52%~4.17%的面积开销，将Cache的软错误率降低到原来的5%，而所带来的性能开销可以忽略.     

片内多处理器Cache一致性解决方案

单芯片多处理器（SCMP）系统是当前计算机体系结构研究的热点问题之一。与传统的多处理机系统一样,Cache一致性问题也是片内多处理器系统必须首先解决的问题。本文针对传统的多处理机系统在解决数据一致性问题上所普遍采用的写作废协议的实现方式上所存在的缺陷,提出了一种基于“双环结构”的片内Cache一致性解决方案,并对其实现后的性能进行了测试和评价。     

针对顺序数据访问应用的分离式数据缓存器设计

高速缓存器技术可以有效地弥补处理器和内存之间的速度差异;但是随着待处理的数据规模的增大,顺序数据访问越来越多,当前的高速缓存器在面临这类没有太多时间局部性,会造成大量高速缓存器污染的顺序数据时并不是很有效。为解决这一问题,提出了分离式顺序数据缓存器（SSDC）,可以通过顺序数据流检测器动态检测出来的顺序数据访问并将其存入专用缓存器,以减少顺序数据造成的主缓存器污染,并且由于子缓存器采用顺序数据预取技术和写不分配策略,可以有效地降低缓存器的失效率。实验结果表明SSDC能够有效地降低顺序应用的失效率,并且在带宽使用等方面具有优势。另外,SPEC2000Int的评测也表明SSDC对非顺序应用的性能没有负面影响。     

一种全系统模拟器片上缓存动态功耗分析工具

通过分析各种缓存逻辑结构和管理策略条件下的访存行为而得出5个原子操作;依据其对缓存数据阵列和标记阵列及其内部结构的操作,估算了原子操作的动态功耗并统计出缓存的动态功耗;基于修改的Cacti 6.5软件计算缓存数据阵列和标记阵列及其内部结构的功耗参数,提出了一种可用于全系统模拟器Simics的缓存动态功耗分析工具PowerGC.同时,经多组实验验证了PowerGC性能的有效性.结果表明,PowerGC可以有效评估Simics中各种缓存逻辑结构和管理策略的动态功耗.     

分布式共享存储器型多处理机的研究

文章提出了一台分层结构的分布式共享存储器的型多处理机ＤＳＭＡｒｃ的系统结构，该系统采用总线监听和目录式相结合的ｃａｃｈｅ一致性协议，来保持分布式局部ｃａｃｈｅ与共享主存内容一致，为压缩目录所需存储空间，文章提出了一种新的目录存储结构－目录ｃａｃｈｅ在ＳｕｎＳｐａｒｃ工作站上对ＤＳＭＡｒｃ原型进行了模拟，根据模拟结果对ＤＳＭＡｒｃ的性能作了初步分析。     

Reducing Network Traffic of Token Protocol Using Sharing Relation Cache

Token protocol provides a new coherence framework for shared-memory multiprocessor systems. It avoids indirections of directory protocols for common cache-to-cache transfer misses, and achieves higher interconnect bandwidth and lower interconnect latency compared with snooping protocols. However, the broadcasting increases network traffic, limiting the scalability of token protocol. This paper describes an efficient technique to reduce the token protocol network traffic, called sharing relation cache. This cache provides destination set information for cache-to-cache miss requests by caching directory information for recent shared data. This paper introduces how to implement the technique in a token protocol. Simulations using SPLASH-2 benchmarks show that in a 16-core chip multiprocessor system, the cache reduced the network traffic by 15% on average.     

动态可重构众核处理器仿真平台设计

针对众核处理器,提出了一种基于计算资源划分机制的动态可重构技术.该技术以虚拟计算群为核心,设计了基于硬件支持的动态可重构子网划分和动态可重构的Cache一致性协议以及动态在线的计算资源调度算法,并对系统级多核仿真平台Gem 5进行了扩展.同时,采用实际测试结果验证了众核处理器中动态可重构技术的有效性.结果表明,动态可重构技术可以提高众核处理器的资源利用率,实现动态可重构的Cache一致性协议以及单一矩形物理子网覆盖的子网划分机制.