一种基于测试数据两维压缩的BIST新方案

为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。建议方案首先使用多扫描链相容及重排的方法对测试集进行宽度压缩,然后使用折叠计数器方案进行长度压缩,该建议方案的结构与标准的扫描设计是相容的;试验结果表明,与其他BIST方案相比,建议方案的测试数据存储容量和测试时间都大量减少。     

边界扫描环境下的板级互连测试及其BIST实现

互连测试对于电路板的生产和维护具有重要意义.针对现有互连故障检测BIST(built in selftest)实现方法存在测试时间长、硬件开销大等问题,本文提出了一种改进的BIST结构,并阐述了其各组成部分,即查找表(look-up table,LUT)、测试向量生成器(test pattern generator,TPG)、输出响应分析器(output response analyzer,ORA)的设计过程.该实现方法可在保证高故障检测率的前提下,降低硬件开销,缩短测试时间,同时还可避免多驱动器冲突,使测试能够安全进行.     

嵌入式存储器的内建自测试和内建自修复

指出内建自测试是嵌入式存储器测试的一种有效方法 ,对该领域的研究情况进行了评述 .总结了存储器传统的故障模型 ,重点讨论了诱导故障分析方法以及读干扰故障、错误读等新的故障模型 .详细分析了嵌入式存储器的典型内建自测试方案 ,讨论了在内建自测试电路中增加内建冗余分析、内建故障诊断和内建自修复等功能的可行性 .     

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.     

一种3D IC TSV互连的内建自测试和自修复方法

提出一种检测和修复有缺陷TSV的内建自测试(BIST)和内建自修复(BISR)的方法。采用BIST电路测试TSV, 根据测试结构, 采用BISR电路配置TSV映射逻辑, 有故障的TSV可被BISR电路采用TSV冗余修复。所提出的设计可减小TSV测试价格, 并减少TSV缺陷引起的成品率损失。电路模拟表明, 面积代价和时间代价是可接受的。     

一种低功耗测试图形的生成方法

为解决测试图形生成电路功耗高、硬件开销大、故障检测难等问题,提出了一种用于内建自测试的低功耗测试图形生成方法。该方法将种子向量和SIC计数器生成向量进行运算,产生MSIC测试向量。通过设计一种可配置SIC计数器和种子生成电路,证明了该方法中任意的2个MSIC图形在任何情况下都是相异的。以国际基准测试电路ISCAS’89为对象,在nangate 45nm工艺上的仿真实验表明,基于该方法的测试生成电路的平均功耗占被测电路正常工作时平均功耗的1%～3%;与传统的伪随机测试生成电路相比,该测试生成电路的测试功耗降低了5.48%～66.86%,且其所生成的测试图形具有唯一性、低跳变等特性。     

变长重复播种测试码生成方法

提出了一种变长重复播种测试码生成方法.该方法使用重复播种技术,但是每个种子产生的伪随机测试码序列的长度不同.每个种子可以产生长度为全长L,3L/4,L/2,L/4,和单个种子1的伪随机测试码序列.该变长技术的一个优点是可以有效地截去大量冗余伪随机测试码,减少测试施加时间.ISCAS85和ISCAS89电路的实验表明,同定长序列重复播种测试码生成相比较,平均减少近36.22%的测试时间(最多57.49%),面积增加仅为4.41%.     

基于内建自测试的伪随机测试向量生成方法

内建自测试作为一种新的可测性设计方法,能显著提高电路的可测性.本文研究了内建自测试中的测试向量的生成方法,详细介绍了由线性反馈移位寄存器构成的伪随机序列生成电路的原理,给出了由触发器和异或门构成的外接型、内接型以及混合型伪随机序列生成电路.     

基于BIST矩阵扫描的一种VLSI故障诊断策略

针对规模大而复杂的VLSI(Very Large Scale Integrated-Circuit)提出了一种新的基于BIST(Built-In Self-Test)的故障诊断策略，它通过对触发器阵列扫描，可同时找出有故障的CUT(Circuit Under Test)和测试码以及与之相应的响应，从而能应用传统的非BIST设计故障诊断方法来定位故障门。它克服了传统基于BIST故障诊断方法中数据量大，或者由于使用经过压缩处理的数据而带来的不确定性等缺点。电路结构简单可行，提供的相应算法也易于实现。     

一种基于JTAG协议的嵌入式调试接口设计方法

提出了一种新的嵌入式调试接口设计方法,设计者可以重用JTAG标准的串行接口进行监视,跟踪并分析在嵌入式微处理器上运行的程序.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路,可以避免在CPU关键路径上插入扫描链实现"非侵入性"的调试功能.为了提高JTAG接口的数据传输效率,指令寄存器和相关控制逻辑被重新设计.在JTAG转换器的设计中,提出如何通过采用JTAG调试代理协议来简化调试工具的移植,这种方法通过了硅验证,调试接口已被成功应用于CK510平台上.     

面向众核处理器的独立调试系统设计方法

基于片上网络(Network-on-Chip,NoC)技术的众核处理器正成为当前高性能处理器的设计焦点.传统的调试系统结构不能很好地应用于众核处理器体系结构,众核处理器中踪迹数据传输、调试事件传播、时间戳同步等方面均面临重大挑战.为解决上述问题,提出一种具有高带宽、低资源消耗的独立调试系统设计方法.该方法通过减少长互连线,提高了调试通道工作频率,以较少的互连线即可实现高带宽传输通道;同时调试组件采用分布式的对称结构,具有良好的可扩展性.在踪迹数据传输结构中,提出了一种带宽平衡的非侵入式踪迹数据导出方法,该方法通过软硬协同方式来配置踪迹通道仲裁的权重值,降低硬件复杂度.在调试事件的传播上,构建了与片上网络拓扑一致的事件传播网络,该网络在易于物理实现的同时具有事件传播延迟低的特点.在时间戳的同步方法上,提出了一种通过软硬件协同的时间同步方式,以很小的硬件代价实现了较精确的时间戳同步.     

基于BIST方法的新型FPGA芯片CLB功能测试方法

新型FPGA普遍使用了6输入查找表以实现可编程逻辑,如Xilinx公司的Virtex 5系列、Ultrascale系列等.由于I/O数量有限,针对这些芯片的CLB功能测试,可选择ILA级联测试法并利用位流回读进行故障定位,但由于CLB存在路径互斥,覆盖所有故障所需配置较多,而位流回读较为缓慢,限制了定位速度.BIST测试法通过直接检测CLB的输出来发现故障,所需配置数量少于ILA级联法,但需要将测试激励传递到所有BUT导致端口负载大,布线存在困难.本文提出了一种将ORA中闲置资源配置为锁存器链,以便传递测试激励的方法.该方法降低了端口负载.同时利用剩余的逻辑资源建立扫描链,大幅加快了故障定位速度.在Xilinx 7系列FPGA上的实验结果表明,与其他文献所用测试方案比较,测试所需配置次数由30次降低到26次,故障定位所需时间在2.4MHz时钟驱动下可达61.35ns.     

利用中规模集成电路进行逻辑设计

用基本逻辑门电路、多路数据选择器、译码器实现全加器的设计方法     

2.5D集成电路中低阻硅通孔的电学性能研究

2.5D集成技术（转接层技术）可以实现不同芯片间的异质集成,基于低阻硅通孔（TSV）的转接层利用了低阻硅的良好导电性,可以代替铜基硅通孔,具有工艺简单、成本低廉的优点.本文对低阻硅通孔进行了电磁学仿真,在1 GHz时,回波损耗S₁₁为-24.7 dB,插入损耗S₂₁为-0.52 dB基本满足传输线的要求.提出了等效电路模型,与电磁仿真结果对比,具有较好的一致性,可以实现在0.1~10 GHz带宽内的应用.最后对低阻硅通孔进行了TDT/TDR及眼图仿真,结果表明虽然低阻硅通孔的电阻对压降有较大影响,但是寄生电容的影响相对较小.      

集成电路钝化层薄膜的纳米力学性质研究

利用等离子体增强化学气相淀积工艺在P型单晶硅（111）衬底上制备了厚度为70、150、450nm的SiO2薄膜和100、170、220nm的Si3N4薄膜,并使用纳米压入仪对薄膜进行了纳米力学测试与分析．薄膜在不同载荷下的硬度和弹性模量计算采用Oliver-Pharr方法．在测量两种薄膜的硬度时没有发现压痕尺寸效应．SiO2薄膜的弹性模量与压入深度的依赖关系不明显,但与薄膜厚度的依赖关系较明显,薄膜厚度的增加将导致弹性模量显著减小,而Si3N4的弹性模量与薄膜厚度的依赖关系不明显,但与压入深度的依赖关系较明显,会随着压入深度的增加而逐渐增加到某一定值．     

多孔硅在射频/微波电路中的研究进展

多孔硅介质膜在射频/微波电路中具有很好的应用前景. 阐述了多孔硅作介质膜的优点,比较研究了不同厚度的多孔硅厚膜上平面电感器的性能参数比较和不同介质膜上螺旋电感性能比较,介绍了多孔硅在射频/微波电路的研究进展,并对存在的主要问题作了讨论.     

高性能混合集成电路有源滤波器的分析设计

生物与医学信息的采集与放大处理常使用各种高性能有源滤波器。例如，ＥＣＧ，ＥＥＧ等信号的处理，由于在特定频段有源滤波器较无源滤波器优越，因此引用双二次型标准单元有源滤波器进行分析与设计，并尝试在生产上做到微型化，标准化与系列化。     

面向车身控制应用的8位MCU JTAG片上调试模块设计

基于IEEE 1149.1标准,设计了面向车身控制的8位MCU的JTAG片上调试系统。该系统很好地支持断点与观察点设置、外部调试请求、内存和存储器访问等基本调试功能。在几乎不改动内核的基础上,解决了内核中编码长度和执行周期不同的指令,给片上调试带来的困难和挑战,实现了单步调试、指令插入等功能。通过提出的方法,只需保护现场PC值,避免了一系列现场保护措施,减小了硬件实现代价。