一种新型片上网络拓扑结构及其自适应路由算法

由于片上网络的拓扑结构和路由算法直接影响片上网络的传输延迟和传输效率,提出了一种新的片上网络拓扑结构——半环形网格结构(H-annular Mesh).它以2D-Mesh拓扑结构为基础,由顶角节点向中心节点引入连线构成半环形的网格结构,充分结合了2D-Torus拓扑结构的优点.并针对H-annular Mesh拓扑结构,提出了HAA-XY自适应路由算法.仿真结果表明,基于H-annular Mesh拓扑结构和HAAXY路由算法的片上网络,能够有效地减少网络传输延迟,并可实现多方向及多节点的数据并行通信.     

一种三维无线传感网络拓扑控制算法的研究

当前关于三维拓扑控制的研究主要侧重在保证网络的连通性,并没有很好的考虑到邻居节点度和能耗最低路径两者之间的权衡关系.针对该问题提出了一种可调节的无线传感器网络拓扑控制算法,通过调整因子r(0＜r＜1)动态调整网络拓扑结构,使网络具有良好邻居节点度的同时保留了部分能耗最低路径.仿真实验数据表明该算法构造的网络拓扑图具有良好的可调节性和稀疏性,同时算法在优化网络生命周期和节点功率方面都具有较明显的效果.     

面向Mesh片上网络的快速层次化多目标映射方法

为求得片上网络(NoC)拓扑映射的近似最优解,提出一种面向MeshNoC的层次化多目标映射方法--HMMap。该方法采用分组和多目标启发式算法,自动将给定应用的IP核映射到NoC体系结构上,有效支持大规模IP核的映射,并且能够很好地权衡系统通信能耗和延迟两个关键设计指标。实验表明,HMMap相对现有方法运行时间短,所得到的拓扑映射方案在降低通信能耗和延迟方面均效果显著。随着NoC规模的增大,HMMap的优势更加明显。     

三维众核片上处理器存储架构研究

三维众核片上处理器的研究近年来逐渐引起了学术界的广泛关注.三维集成电路技术可以支持将不同工艺的存储器层集成到一颗芯片上,三维众核片上处理器可以集成更大的片上缓存以及主存储器.研究三维众核片上处理器存储架构,探索了集成SRAM L2cache层,DRAM主存储器层等,对三维众核片上处理器性能的影响.从仿真结果可知,相比集成1层L2cache,集成2层L2cache的三维众核片上处理器性能最大提高了55%,平均提高34%.将DRAM主存储器集成到片上最大可以提高三维众核片上处理器80%的系统性能,平均改善34.2%.     

一种面向多核处理器的2 GHz片上网络通信单元

提出了一种面向多核微处理器的2 GHz片上网络通信单元设计方案,通信单元能够在45 nm工艺下达到2 GHz的工作频率,流水线级数为2,最多支持8个双向通信接口,每个端口单向峰值带宽32 GBps.构建了一种16核处理器片上网络测试环境,测试结果表明：使用提出的通信单元构建的片上网络能够满足16核处理器存储系统对网络带宽的要求,在对访存优化的情况下,聚合带宽能够随着处理器核心与线程的增加而线性增加.另外,通信单元还具有可重用的特性,能够通过优化与扩展进一步应用于众核处理器片上网络.研究成果已成功应用于某国产16核高性能微处理器,片上网络实测频率达到2 GHz.     

基于三维Mesh片上网络的双链路互连架构

片上网络(network on chip,NoC)作为一种全新的片上互连通信架构,面积受限,却具有丰富的线资源。而且,三维片上网络的层间互连线很短,同时提供了在第三维度上的互连扩展性。根据这些特性,该文提出了一种基于三维Mesh片上网络的双链路互连架构。在垂直方向上,该架构采用双链路互连,使其通信带宽加倍;而且,跨层连接的垂直链路降低了消息传输的路由跳数。这些都带来网络平均延时的降低和最大吞吐量的提高,却仅仅增加一些控制逻辑电路。仿真结果验证了理论分析。与传统的单链路架构相比,该架构以较小的面积开销换取了较大的性能提高。     

一种新的片上网络拥塞感知容错路由算法

提出一个有效的路由通道选择机制,实现了基于片上网络(networks on chips,NoC)的拥塞感知的自适应容错路由算法(congestion-aware adaptive fault-tolerant routing algorithm,CAFR).该算法基于Up*/Down*路由算法得出源节点到目的节点每条路径的转向概率,再根据每条链路的两端路由器剩余内存时隙得出一个加权链路,最后由每条路径权重值和其路径的转向概率计算出源地址到目的地址各条路径的总权重值.实验结果表明,在无故障条件下,该算法的平均延迟和平均吞吐率都能维持较好水平.在故障条件下,该算法相对其他算法在吞吐量衰减方面有很大改善,尤其在故障率达到20%时,该算法吞吐量只有44.32%的衰减,而其他有容错性能的算法衰减达到48%~70%.     

基于多个参数的网络拓扑推断研究

网络拓扑结构是决定网络内部运行状况,保证网络平稳、健壮运行的重要因素之一.针对已有方法准确度方面的不足,提出了一种基于多个相关性能参数值的信息融合计算方法,使用该方法前需要使用标准化公式进行数据转换,然后再进行信息的融合.用NS2仿真软件进行仿真实验,仿真结果验证了方法的有效性和合理性.     

一种新型片上网络及其受限组播路由算法设计

从降低节点度、减少网络链路数和缩短网络直径的角度出发,提出一种用于片上核间互连的新型互连网络——基三分层互连网络（THIN）,该网络具有明显的层次性、对称性和可扩展性．深入研究了THIN的静态特性,并与2-D Mesh和Hypercube进行对比,结果表明：在网络规模不大时,THIN更适于用来构建片上核间的通信网络．THIN中节点采用一种支持分组的编码方案,基于该方案,设计了一种基于树的受限组播路由算法（TRMA）,该算法设计简单、路由效率高并易于硬件实现．仿真结果表明：TRMA比基于单播的多播路由算法具有更小的网络延迟和更少的网络流量．     

扩展二维网格片上互连性能分析

为了解决Mesh网格在某些情况下不能满足片上网络互连需要的问题,将Mesh网格扩展到三角形和六边形网格,在分析不同结构静态特性并揭示不同结构的内在联系的基础上,基于全局均匀随机通信模型,通过改变网络规模和变换通信强度,分析了不同结构网络的动态特性,最后用链接数表示通信成本,使用该文提出的网络单位成本延迟负载能力这一技术指标,对不同互连结构的综合性能进行了对比,并指出了它们分别适用的场合。实验结果表明,在大规模超大规模片上多处理器中直接单独使用任何形式的二维网格互连均不能取得很好的性能。     

上海集成电路设计产业竞争力分析

该文从产业竞争力的角度出发,提出了衡量集成电路设计产业竞争力的指标和影响因素,并应用层次分析法对这些因素进行评价,确定因素的重要程度,在此基础上分析上海集成电路设计产业竞争力.     

3DGIS中3DS数据模型的可视化研究

利用其他三维建模软件来构造复杂三维模型,使得3DGIS(Three Dimensional Geographical System)的数据源更加丰富,其中采用AutoDesk公司定义的3DS(3D Studio)数据模型尤为广泛,但如何通过程序实现3DS数据模型的操作是开发人员需要解决的问题.通过分析3DS的数据模型结构,利用面向对象的方法成功地创建了3DS的结构类,并借助于OpenGL实现了3DS数据模型的快速显示和其他三维图形操作,从而解决了在3DGIS开发过程中数据源缺乏的问题.     

一种热量约束下的3D-ICs调度测试划分方法

提出了一种热量约束下的3D-ICs(三维堆叠集成电路)调度测试划分方法,该方法在充分考虑分区条件和不违反温度约束的条件下将每个测试按照原来测试的温度进行划分,允许与更多的测试并行执行,实现测试间的最大重叠。在ITC’02基准电路的实验结果表明,在温度有显著影响的环境中,与传统的方法比较该划分方法对调度质量有实质性的改进,利用测试时间的重叠可以有效地减少测试应用时间,降低测试成本。     

掌握规律，创新驱动，扎实推进中国集成电路产业发展

 论述了集成电路产业的战略特征,总结了集成电路投资、技术和市场的发展规律,回顾了中国集成电路产业的发展历程,分析了中国集成电路产业的现状、产业能力和产业短板,给出了今后集成电路基础研究和生产技术的发展方向,指出并强调了创新是发展之源,提出了2035年中国集成电路产业的发展目标和在政策、投资、人才等领域的相应举措。     

MAX DC-DC变换集成电路的特点及其应用

简要介绍了美国MAXIM公司部分DC-DC变换集成电路的主要特性和典型应用电路，并给出了参数设计方法。     

集成电路设计产业产品创新趋势研究——国际片上系统（SOC）IP核发展现状及对策分析

基于国际集成电路设计产业的分析，系统阐述了国际SOCIP核的发展状况，指出SOC设计将是集成电路设计企业技术创新的发展方向。提出了一些国际SOCIP核发展的对策，包括口核标准化、SOC技术平台开发及加强与Foundry的合作。     

基于FPGA器件的信令逻辑电路

以信令逻辑电路专用芯片的设计为例，介绍了ＦＰＧＡ（现场可编程门阵列）技术的设计方法和使用技巧，给出了所设计的电路的部分模拟结果     

TSV立体集成计算机研究进展

分析硅通孔(through-silicon via,TSV)立体集成用于计算机处理芯片的优势.介绍TSV立体集成计算机处理器模块单元指令调度集、KS加法器和对数移位器等的发展现状,以及利用TSV立体集成技术的3D立体架构代替平面架构所带来的功耗降低和性能提升的巨大优势.     

基于虚拟化片上网络的二级优先维序路由算法

为了满足片上网络虚拟化过程中产生的不规则拓扑子网内部的通信需要,提出了一种二级优先维序路由算法.该算法通过2 b的配置信息,决定在不同拓扑结构中每个路由器的两个优先路由方向,使其能快速有效地在以下两类拓扑中路由:3个Mesh以任意方式连接成的拓扑结构,或者是任何满足最小路径原则的拓扑结构.该文分析了该算法的路由连通性和...