封闭硅栅CMOS电路经济结构设计

本文分析、研究封闭硅栅CMOS电路的结构特点及其经济结构的设计,找出每级倒相器、与非门和或非门基本门电路比较经济、合理的几何结构,得到具有较经济的T_D/(W/(L_ef)值。该设计方法适用于中、小规模封闭结构的CMOS电路,并已应用于六倒相器、4×2与非门、4×2或非门等多种低压高速门电路的设计,取得较满意的结果。     

达林頓互补逻辑集成电路的研究

本文对两种达林顿组合管的特性进行了分析,给出了实验结果。并对达林顿互补倒相器的直流特性和瞬态特性与常规CMOS倒相器作了比较,说明这种倒相器除了具有CMOS电路的功耗低、电源电压范围宽和抗干扰能力强等特点外,还具有驱动能力强和瞬态特性优异的特长。这种电路的工艺实施并不复杂,对由这种电路组成的15级环行振荡器作了初步研究,给出了实验结果。预计这种电路随着集成电路的发展,将会有越来越广泛的应用。     

抗电源Gauss噪声的新颖Schmitt-PPI电路结构

该文提出了一种由施密特触发器和带有源负载推挽倒相器组成的新颖Schmitt-PPI电路结构,可在CMOS脉冲电路中克服电源Gauss白噪声对电路的影响,避免误触发,得到较为稳定的脉冲．作者所研究的电路结构经过EDA工具的仿真,效果很好,并在实际电路上进行了应用验证．     

适于MEMS加速度计读出电路带宽可调的低通滤波器

提出了一种适于MEMS电容加速度计读出电路带宽可调的低通滤波器,带宽调节范围为100～8000 kHz。信号频率低于500 Hz时选用开关电容低通滤波器,高于500 Hz的信号则由连续时间低通滤波器来处理。该低通滤波器采用1.2 μm的2P2M的N-阱CMOS工艺实现。设计中分析并解决了因时钟信号引起的制约开关性能的因素：优化的开关时序消除了电荷注入引起的非线性;时钟馈通敏感节点增加虚拟开关抵消了耦合电荷;高PSRR共源共栅折叠式差分输入结构,有效地抑制了来自电源的干扰,改善了电路的性能。     

适于MEMS加速度计读出电路带宽可调的低通滤波器

提出了一种适于MEMS电容加速度计读出电路带宽可调的低通滤波器,带宽调节范围为100Hz～8kHz。信号频率低于500Hz时选用开关电容低通滤波器,高于500Hz的信号则由连续时间低通滤波器来处理。该低通滤波器采用1.2μm的2P2M的N-阱CMOS工艺实现。设计中分析并解决了因时钟信号引起的制约开关性能的因素:优化的开关时序消除了电荷注入引起的非线性;时钟馈通敏感节点增加虚拟开关抵消了耦合电荷;高PSRR共源共栅折叠式差分输入结构,有效地抑制了来自电源的干扰,改善了电路的性能。     

一种低复杂度逐次逼近型模数转换器设计与仿真

为了降低模数转换器(ADC)复杂度和功耗,基于低复杂度电容阵列数模转换器(DAC)参考电平切换方案,设计了一种低复杂度逐次逼近型模数转换器(SAR ADC).电容阵列DAC中电容采用双参考电平结构,降低电路的复杂度;比较器采用低复杂度两级动态结构,降低功耗;移位寄存器采用低复杂度动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用低复杂度互补金属氧化物半导体(CMOS)反相器结构,减少晶体管数量. SAR ADC电路的仿真结果显示:在电压为1.0 V和采样频率为100 k Hz时,SAR ADC功耗为0.45μW,有效位(ENOB)为9.99 bit,其单步转换功耗为4.4 f J.该SAR ADC指标满足低功耗的要求,适用于便携式、植入式、穿戴式和无线传感器节点等低功耗电子终端.     

非饱和MOS负载倒相器的上升时间

E/EMOS倒相器的负载管处于常导通状态,当其工作在非饱和区时,称为非饱和MOS负载倒相器(见图1)。由于工作在非饱和区,提高了电路的开关速度,较饱和MOS负载电路有更好的瞬态特性。倒相器的瞬态特性决定了倒相器的开关时间和工作速度,是设计MOS集成电路的主要依据,而影响瞬态特性的主要参数又是上升时间t_r。t_r定义为     

HF RFID系统中整流器设计与分析

设计了几种基于CMOS工艺的高频RFID整流器,包括:桥式整流器,栅压交叉连接桥式整流器,NMOS-PMOS栅压交叉连接桥式整流器.分析了NMOS栅压交叉连接桥式整流器和PMOS栅压交叉连接桥式整流器的结构和特点.所设计的这两种电路具有负载驱动能力强,漏电流低,电路能量转换效率高等特性,并且随着输入功率的变化有着很好的电路稳定性.另外对一种改进型NMOS-PMOS栅压交叉连接桥式整流器电路进行了讨论,在一定的输入功率下这种电路具有很高的能量转换效率.给出了几种电路的仿真结果,并对仿真数据进行了比较.     

宽调谐范围低相位噪声的小面积VCO设计与实现

为了解决压控振荡器的调谐范围、相位噪声、功耗和芯片面积等指标难以多重优化的问题,本文基于TSMC 40 nm CMOS工艺,通过设计改进型开关电容阵列、高Q值LC谐振电路和大滤波电容等结构,实现了一种宽调谐范围低相位噪声的小面积压控振荡器.采用NMOS型负阻结构,以适应于0.9 V的低电源电压电路.将改进型开关电容阵列...     

低压大电流VDMOS器件栅电荷测量

为了更直观地描述低压大电流VDMOS器件特性,对器件栅电荷特性进行了测量和提取.通过栅电荷曲线(VGS-QG),能导出器件的电容特性,驱动电流大小及能量损耗等相关参数.分析了栅电荷测试电路基本原理,提出一种可行的测试电路,PSPICE仿真和实际电路测试证明了该电路的正确性.     

能量回收的数据通道设计

基于绝热计算原理的能量回收电路是克服数字电路功耗CV2壁垒的有效途径,非绝热损失是能量回收电路的主要功耗来源,该文提出的IERL(ImprovedEnergyRecoveryLogic)电路以小电容节点的非绝热操作使大电容输出节点通过CMOS支路进行充电和回收,减少了输出节点的非绝热损失。采用IERL结构设计的反相器链和全加器电路经过了HSPICE验证,说明IERL电路能够实现复杂的逻辑运算和多级流水线操作,同时将电路的功耗与CMOS电路、PAL电路进行了比较,在10MHz和100MHz频率下,其功耗损失仅为CMOS电路和PAL电路功耗的35%和45%。     

MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响

随着晶体管尺寸按比例缩小,越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大,严重地影响器件和电路的静态特性,为此,基于可靠性理论和仿真,对小尺寸MOSFET (metal-oxide-semiconductor field effect transistor)的直接隧穿栅电流进行研究,并通过对二输入或非门静态栅泄漏电流的研究,揭示直接隧穿栅电流对CMOS(complementary metal oxide semiconductor)逻辑电路的影响.仿真工具为HSPICE软件,MOS器件模型参数采用的是BSIM4和LEVEL 54,栅氧化层厚度为1.4 nm.研究结果表明:边缘直接隧穿电流是小尺寸MOS器件栅直接隧穿电流的重要组成成分;漏端偏置和衬底偏置通过改变表面势影响栅电流密度;CMOS逻辑电路中MOS器件有4种工作状态,即线性区、饱和区、亚阈区和截止区;CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状态有关.仿真结果与理论分析结果较符合,这些理论和仿真结果有助于以后的集成电路设计.     

一种低复杂度逐次逼近型数模转换器设计与仿真

为了降低模数转换器复杂度和功耗,基于低复杂度电容阵列DAC设计了一种低功耗逐次逼近型模数转换器（SAR ADC）. 该结构中,电容阵列DAC每个电容只有两种参考电平选择,降低逻辑控制电路和电容驱动电路的复杂度,电容阵列DAC最低位电容参与转换,使需要的总单位电容数量相比单调结构减少一半;比较器采用两级动态结构,降低功耗;移位寄存器采用动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用CMOS反相器结构,减少晶体管数量. SAR ADC电路仿真结果显示：在1.0 V电源电压和采样速率为100 kHz 时,SAR ADC功耗为0.45 W ,有效位（ENOB）为9.99 bit ,其单步转换功耗为4.4 fJ.     

单片集成低静态电流低压差线性稳压器设计

设计了一款静态电流小、驱动能力大、环路响应快的单片集成低压差线性稳压器,重点介绍了误差放大器、补偿电路和瞬态响应增强电路的设计方法.误差放大器的输入管采用共源共栅结构,输出级采用推挽电路,可提高放大器的驱动能力;补偿电路使用共源共栅补偿方法,补偿电容约1pF,环路相位裕度大于60°;瞬态响应增强电路采用动态偏置结构,使稳压器输出电压的上过冲有明显改善,提高了瞬态响应性能.稳压器的输出不用接片外电容,在片内集成50-100pF的电容即可稳定工作.     

硅栅等平面CMOS集成电路设计规则的研究及应用

本文根据Mead和Conway提出的NMOS集成电路设计规则理论及CMOS特点,提出了混合型设计规则概念及其在硅栅等平面CMOS工艺中的应用,给出其几何及电学设计规则的典型值以及根据此规则试制成功的CMOS环形振荡器、D触发器、运算放大器等集成电路的典型特性。最后,本文还建议了设计CMOS电路应采用的标准颜色及符号。     

基于SOI的可变电容的特性分析

提出了一种利用二维器件与电路模拟器ISE中的AC分析提取可变电容主要参数的方法,利用它对一种基于SOI的三端可变电容(栅控二极管)进行了模拟研究,并分析了几个主要结构参数对SOI变容管性能的影响.结果显示,栅氧厚度、硅膜掺杂、硅膜厚度等结构参数会对SOI变容管的调节范围和灵敏度有直接影响.在模拟中,还观察到了当栅氧厚度很薄时,多晶硅栅耗尽导致的可调电容的变化范围不规则变化的现象.该研究结果可为SOI可变电容的进一步实验设计和优化以及建模工作提供指导方向和依据.     

应用于DCS1800,PCS1900,WCDMA Bluetooth的多模窄带低噪声放大器

采用SMIC 0.13μm CMOS工艺设计并实现了一种多模差分窄带低噪声放大器,可以用于DCS1800,PCS1900,WCDMA和Bluetooth等多种无线接收机系统.电路采用共源共栅源极退化电感结构,输出为LC并联谐振网络,通过开关调节电容阵列改变谐振频率;输入采用片外可调匹配网络,实现不同频带下输入阻抗匹配,使低噪声放大器工作在不同通信标准下.考虑了静电保护和焊盘等引入的寄生电容,分析了输入阻抗、增益、噪声和线性度等关键参数,提出了输入阻抗匹配和噪声优化措施.测试结果显示,在DCS1800,PCS1900,WCDMA,Bluetooth模式下:噪声系数分别为2.3,2.3,2.4,2.5 dB;功率增益分别为8.0,8.8,9.3,9.4 dB;输入三阶交调点分布为-9.0,-6.3,-2.6,-1.5 dBm.在1.2 V电源电压下消耗电流3.3 mA.     

一种TN-LCD背电极CMOS驱动电路的设计

基于南科(ACSMC)3 um铝栅N阱CMOS工艺,讨论了一款集成了TN-LCD驱动电路的消费类电子芯片,它的工作电压为1.5 V。文章详细介绍了LCD背电极驱动电路的设计,该驱动电路采用1/2 Duty、1/2Bias的驱动方式,具有电路结构简单、显示质量高和对比度高等优点;实测结果和Hspice仿真结果均满足设计要求。     

采用二重闭环互锁调控技术的BiCMOS VFC

针对主要的压频转换器调控范围窄、线性误差大和静态功耗较高的问题,设计了0.25 μmBiCMOS压/频转换器(VFC).电压/电流转换电路(vcc)选用两级套筒式CMOS共源-共栅运放;在VCC和充放电回路、电压检测电路中分别引入负反馈,且二者级连成双重闭环系统;CMOS反馈选通电路和BJT电子开关单元设计成互锁结构,...     

高精度可调节CMOS带隙基准电路设计

为了实现可变参考电压的电路结构,且降低该参考电压的温度系数,采用CSMC 0.6 μm的CMOS N阱工艺模型,设计了一种新型高精度可调节CMOS带隙基准电压源电路.该电路在传统带隙基准的基础上,增加了一级运算放大器,并详细分析了合理的参数取值,可以通过调整电阻值来得到任意输出参考电压.设计结果表明,在-55℃～125℃温度范围内,该电路不仅具有良好的温度特性,对工艺也不敏感.