单片机控制的相移器

本文介绍了一种以单片机、锁相环为核心的相移系统。在系统中 ,用计算机软件替代了传统设计方法中由中小规模集成电路实现的运算、控制功能 ;利用锁相环对输入信号的频率和相位的变化进行跟随 ,以及对输入信号实现信频。实验结果表明系统性能达到设计要求     

锁相环实现取样式A／D转换的原理及电路

本文提出一种利用锁相环实现取样式Ａ／Ｄ转换的新方法，通过锁相环对输入信号进行频率变换，获得一等效延时△ｔ的采样信号；输入信号的等效采样次数及实际采样间隔根据其频率特性由微机编程控制。基于此原理设计出高频周期信号的数据采集系统。     

用于数字通信网网同步的智能锁相环

本文介绍了一种采用数字处理的智能锁相环系统。该系统由微处理器、压控振荡器及硬件电路组成,其性能优良,有较强的抗输入信号中干扰的能力,具有四种工作方式。本文将该环应用于主从网同步设备,并分析和讨论了该环路的设计,实现及性能。     

基于仿真的FM调制解调设计

为深刻理解锁相环的工作原理,设计了FM信号调制解调实验系统的应用。该实验利用Proteus中函数发生器及锁相环器件CD74HC4046A内部模块和外围电路实现FM调制解调仿真设计,又利用MATLAB仿真验证系统的稳定,使学生在实验中对FM信号调制解调及锁相环的工作原理的理解有更清晰的认识,通过实验提高学生学习兴趣,增强学生动手能力。     

基于HDMI视频信号接收的电荷泵PLL设计

介绍了一种实现HDMI中数字视频信号接收的方法,设计并实现了一种新的用于HDMI中像素数据和时钟信号恢复的电荷泵锁相环;通过V-I电路的改进降低了压控震荡器的增益,改善了控制电压的波动对压控震荡器频率的影响,从而减小时钟抖动;采用频率检测电路对输入时钟信号频率进行自动检测分段,可实现大的频率捕获范围,从而实现了对高达UXGA格式的数字视频信号接收;采用Hspice-RF工具对压控震荡器的抖动和相位噪声性能进行仿真,SMIC0.18μsCMOS混合信号工艺进行了流片验证,测试结果表明输入最大1.65Gbit/s像素数据信号条件下PLL输出的时钟信号抖动小于200ps.     

基于LMF100的自动跟踪带通滤波器的设计与实现

开关电容滤波器较其他滤波器更易实现对信号频率的跟踪滤波.采用LMF100开关电容滤波器芯片和锁相环电路MC14046,研究与设计了一种简单实用的自动跟踪带通滤波器.该滤波器是一个四阶的由LMF100中两节工作模式1的二阶带通滤波器级联构成,使用MC14046锁相环和双BCD同步加计数器MC14518对输入信号产生100或50倍频脉冲作为LMF100的时钟,实现带通滤波器中心频率的自动跟踪.实验结果表明,该滤波器取得了较好的跟踪滤波效果.     

基于锁相环的Duffing振子弱信号时域检测方法研究

Duffing系统对特定信号敏感及对噪声免疫的特性,使其在微弱信号检测中有巨大潜在应用。待测信号首先通过锁相环电路得到信号的频率,再被输入混沌检测系统。在Duffing振子检测系统中,策动力变化时系统输出信号时序图呈现同步且规律性变化。据此可判断系统混沌状态,并得到精确的阈值,从而实现待测信号的检测。理论分析及仿真结果表明,较之传统做法,此方法可检测未知频率的信号,更易于实现且节省大量仿真时间,因此在实际应用中具有重大意义。     

基于FPGA的频率远距离稳定传输方案设计及实现

研究了通过电学补偿且基于FPGA (field programmable gate array)设计实现的频率远距离稳定传输问题.根据共轭相位补偿法原理,设计了基于FPGA的数字锁相环频率远距离稳定传输方案.该方案通过4次变频及滤波来提取远端信号和本地信号的相位差,利用锁相环使远端的信号相位变化与本地点的基准信号相位变化相同,从而实现频率远距离稳定传输.在基于FPGA的数字信号处理板上对该方案进行了实现,并给出了具体的实现方案和FPGA实现结果.由于变频、滤波及锁相环均在FPGA内部通过编程实现,该实现方案具有很强的参数选择灵活性及工程易实现性.最后,设计了链路时延测量回路,对不同条件下频率传输的稳定性进行测量,测量结果表明,设计的频率传输方案有效地减小了环境温度变化对信号在光纤中传输时延的影响.     

基于DDS的穿墙雷达信号源设计

本文设计的信号源应用于的穿墙雷达系统中。介绍了DDS＋PLL信号发生原理,分析并采用DDS激励PLL方法完成系统设计。使用了直接数字频率合成器AD9898锁相环频率合成器与AD4113等高集成度芯片设计重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计,实现了频带为1～2GHz的步进频率信号源。     

基于集成锁相环的BPSK调制器设计与实现

全集成锁相环芯片目前在射频电路中应用很广泛.以集成锁相环ADF4360-8为本振,以双平衡混频器为调制器,实现了220 MHz载波的BPSK调制.在设计中以对影响本振相位噪声高低的主要因素的分析为基础进行电路的设计.为获得更低的相位噪声,在对影响本振相噪关键因素分析的基础上进行电路的设计.完成硬件工作后,使用专用仪器对相噪、BPSK调制EVM等指标进行了测试.测试数据表明采用全集成锁相环的方案达到了设计输入的要求.     

基于LabVIEW的软件数字锁相环实现

锁相环在测控、数字信号处理等领域有着广泛的应用。软件锁相环成为锁相环发展的趋势之一,根据锁相环路的基本组成及原理,利用LabVIEW软件提供的强大的数值计算和信号分析等能力对软件数字锁相环进行设计。实验和仿真结果表明该软件锁相环具有较好的捕获和跟踪性能。利用软件实现的锁相环比硬件锁相环具有更好的灵活性和通用性,同时具有结构简单、参数设计灵活等优点。     

1.5 GHz Serdes低抖动锁相环的设计

设计并实现了一种应用于1.5GHz Serdes高速接口系统的低抖动锁相环。出于应用考虑,设计的重点是降低抖动,根据锁相环的系统特点、噪声特性以及物理实现时的种种外部干扰因素的影响,分别提出了系统级设计、电路设计以及版图设计上的减小噪声、降低抖动的方法。电荷泵锁相环采用0.18μm 1P4M互补金属氧化物半导体(CMOS)混合信号工艺制造,芯片面积为700μm×320μm。仿真结果表明,电路中心频率为1.5GHz,锁定时间小于5μs,偏离中心频率1MHz处的相位噪声为-95.39dBc/Hz,RMS jitter为3.6ps,总功耗为6mW。     

基于改进锁相环的电动汽车用P MSM转子位置辨识方法

为提高电动汽车用永磁同步电机无位置传感器转子位置辨识性能,改进设计基于滑模观测器的转子位置辨识方法,将低通滤波器输出量引入滑模观测器,用于观测电机反电动势,缓解低通滤波器造成的信号相位滞后问题。在转子位置辨识环节中,改进的锁相环较传统锁相环具有更强的鲁棒性,且能够实现无转动方向差别的转子位置辨识功能。MATLAB/Simulink仿真结果显示,基于改进锁相环的PMSM转子位置辨识方法具有良好的辨识精度、动态响应性和正反向运行适应能力,该方法易于实现,鲁棒性强,简化转子位置辨识系统的设计。     

利用FPGA PLL实现电火花加工放电状态检测系统时钟提高的方法研究

本文设计在原有设计输入时钟的基础之上,充分利用EP1C3T144C8FPGA芯片的锁相环PLL提高了微细电火花加工系统状态检测模块中各个脉冲状态计数器的输入时钟频率,使得FPGA系统能够有效利用放电击穿延时法进行间隙放电状态判断,为加工系统电极控制部分提供了可靠的保证。     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

基于双CPU架构的便携式电能质量监测仪

论文详细叙述了监测仪的硬件软件设计。基于DSP的多通道同步数据采集系统对以往设备只能单相测量进行了彻底变革,同步锁相环实现了对输入信号频率的完全同步跟踪,也弥补了FFT变换因信号被采样、截断引起的频谱泄漏和栏栅效应误差。软件设计方面充分考虑了DSP的快速运算处理能力和流水线操作机制。     

抗复杂环境干扰的通信信号采集系统设计

针对已有的通信信号采集系统在复杂环境中,存在采集信息分散、信号采集规则难以确定等不足。提出了将模糊关联和信号特征提取技术相结合的通信信号采集系统设计方法。给出了系统设计完整硬件、软件设计方案。在系统软件设计中,结合复杂环境下通信信号的特点,引入模糊理论描述信号的突变性信息,采用关联规则方法,对信号的特征量数据进行模糊处理,从而实现信号特征的优劣排序。最后根据排序的结果,把数据输入到采集模块中,对不同的信号状态进行识别,实现系统复杂环境下信号采集。测试表明,这种方法能够实现复杂环境下通信信号的采集,有效地提高了信号采集的抗干扰能力,较传统采集方法有较大的优势。     

科里奥利质量流量计数字信号处理方法和系统

文章首先介绍了各种求相位差的方法,并对这些方法进行分析比较.然后针对科里奥利质量流量计信号处理中存在的问题,即信号频率在小范围变化和信号易受谐波干扰,采用基于数字锁相环的方法处理科氏质量流量计的信号,并做了仿真.仿真结果表明,在有谐波干扰的情况下,数字锁相环方法可以准确地跟踪信号频率的变化和计算相位差.文章还设计了基于DSP的数字信号处理系统.     

通信系统中小型化频率合成器设计

文章针对通信接收机小型化的要求提出了一种接收机频率源的设计思路,采用TSMC 0.18μm 1P6M混合信号工艺设计锁相环(phase locked loop,PLL)电路结构,设计了一种具有快速锁定时间、较宽频率调谐范围、低相位噪声的电荷泵锁相环(charge pump phase locked loop,CPPLL)。使用Cadence Spectre对电路进行仿真,电路整体具有在输入参考频率23～600 MHz之间产生1.92～2.62 GHz的时钟信号功能。在中心频率2.3 GHz、偏移载波频率10 MHz的情况下,敏感单元环形压控振荡器的相位噪声为-112.9 dBc/Hz。进行版图设计后,对电路进行验证,设计出小型化频率合成器芯片。     

考虑输入时滞的舵机伺服系统自适应指令滤波输出反馈控制

针对舵机伺服系统运行过程中存在复杂非线性以及信号输入时滞、使系统的精度降低,严重时甚至造成系统失稳的问题,提出了一种考虑输入时滞的自适应指令滤波输出反馈控制策略。首先,将系统中存在的输入时滞考虑为控制器信号输入时滞,给出舵机伺服系统状态方程,选用梯度下降法设计时滞估计律对未知时滞进行估计;其次,将系统中存在的复杂非线性统一为扰动,选用扩展状态观测器(ESO)加以估计,将观测的系统状态值用于设计控制量实现输出反馈控制;然后,选用指令滤波将高阶求导过程转化为求积分,实现信号滤波以抑制微分噪声;最后,基于Lyapunov-Krasovskii泛函稳定性定理证明控制器实现系统有界稳定。仿真及实验表明,所提的控制方法与传统反步控制方法、自抗扰控制和比例微分积分(PID)控制方法相比,响应时间分别提升了92%、88%和51%,跟踪精度分别提升了90%、84%和26%。