带互感的LCL滤波器在PWM整流器中的应用

本论文先对传统的LCL滤波器设计做了总结,提出了一种测量三相带互感的电感的方法,并且给出了计算互感的公式和实验数据,该实验对工业应用有实际借鉴意义。最后对整个系统做了仿真分析。     

锁相环与锁频环在数字Costas环中的应用

基于锁相环和锁频环的模型,研究了由两者构成的数字Costas环结构和性能.首先介绍了传统的数字Costas环模型,接着给出了鉴相器、二阶环路滤波器和三阶环路滤波器的结构,在此基础上分析了基于锁频环的数字Costas模型,实现了扩大Costas环的跟踪范围和提高跟踪精度的目的,最后给出了仿真结果,分析了两种环路单独和相结合后的应用和特点.     

基于LCL滤波的PWM整流器新型控制策略

针对LCL滤波器存在的谐振问题,提出一种基于固定开关频率控制的LCL滤波PWM整流器控制策略.利用系统延时和固定开关频率控制本身的阻尼,通过调节PI调节器的采样时间实现系统稳定,采用简化电容传感器设计,优化系统结构.仿真实验及结果分析表明,系统动态性能良好,网侧电流谐波明显减少,滤波器产生的谐振得到了有效抑制.     

窗函数在数字滤波器设计中的应用

介绍了窗函数及数字滤波器，并利用窗函数法设计数字滤波器。在设计中引入了Matlab工具软件进行设计与仿真。     

数字正切锁相环及在移动信道中的性能分析

分析了一种不规取样的数字正切锁相环在移动信道中的统计性能，并模拟计算了用ＤＴＬ解调ＭＤＰＳＫ时的误码率与信道参数之间的关系，得出一些有用的结论。     

FIR线性数字滤波器在数字电视中的应用

FIR滤波器具有严格的线性相位和任意的幅度特性，能满足数字电视对信号的实时处理和高保真度的要求，目前已有计算机程序可资利用，使得FIR滤波器的设计大大简化，因而使线性相位FIR滤波器在数字电视的亮、色信号分离电路中得到了广泛的应用。     

数字锁相环在倍频电路中的应用

文章简述了锁相环的发展和组成,重点介绍了数字锁相环PE3236的内部组成,并分析了利用PE3236、二分频器、四分频器以及环路滤波器、压控振荡器组成的倍频电路,并且对环路滤波器和环路特性作了简要说明,从而给出了一种实现了频率合成的更加优化的方法。     

超前滞后型数字锁相环LL-DPLL在FPGA／CPLD中的实现

研究超前滞后型数字锁相环的系统原理．讨论了数字信号在3个功能模块超前滞后的原理，给出了它们在FPGA／CPLD中实现的方式，为需要全数字锁相环控制的设备提供了一种可行的电路设计方案．     

滑模控制策略在三相PWM整流器中的应用

传统的三相电压型P WM整流器一般多采用双闭环控制,即电压外环控制和电流内环控制,控制环节均采用PI算法.但因为PI算法典型的滞后特性,使得双闭环控制的动态响应性能较差,抗干扰能力不强.为了解决这一问题,文章提出了一种用滑模控制算法来代替电压外环的PI算法的新的控制算法.通过MATLAB仿真软件中的Simulink模块进行模型的搭建,通过对比结果表明,滑模控制方式比传统的双闭环控制方式具有更优越的动态性能.     

基于IP核的FIR滤波器在数字正交变换中的应用

介绍了Altera公司的新型FPGA芯片Stratix系列EP1S40的特点及其编程与配置．通过IP核的重用和外围电路的VHDL设计，实现了基于FIR滤波的数字正交变换，并成功地提取了中频雷达脉冲信号的I，Q量，大大提升了数字信号处理的速度．     

一种基于FPGA的数字锁相环测速实现方法

通过锁相环路的应用介绍,说明了全数字锁相环的优点,详细讨论了如何在FPGA中利用Verilog语言VHDL语言混和实现全数字锁相测速方案和利用锁相环DPLL中,可逆计数器模值的能修改特性,来控制DPLL的跟踪补偿和锁定时间,DPLL的中心频率以及消除"纹波"的方法.     

数字锁相倍频环的噪声分析及最佳参数选择

为解决数字锁相环的噪声分析及最佳参数选择问题，本文从理论上对数字锁相环输出相位噪声方差进行了分析，并在锁相环输出相位噪声方差最小的最佳准则下证明其最佳参数选择为ξ＝１．从而为数字锁相环的设计与调整提供了可靠的理论根据。     

基于SIMULINK锁相环设计

针对实际中锁相环设计复杂性，提出了采用MATLAB仿真工具箱SIMULINK对锁相环进行建模和仿真的方法优化设计方案。为验证、分析与锁相环跟踪锁定速率相关的因素，借助了SIMULINK软件的灵活性、直观性等优点，对模型进行了多次参数修改和仿真，并测出多组实验数据。得出最佳设计方案。     

智能数字锁相倍频技术研究

为实现准周期信号的整周期同步采样分析，提出了一款基于单片机的智能数字锁相倍频器电路．该电路频率跟踪速度快。精度高，并能对输入信号的频率变化进行预测和补偿。     

一种改进的锁相环用于抑制三相不平衡和直流偏移

研究了解耦双同步参考系锁相环（Decoupling dual synchronous reference system phase-locked loop, DDSRF-PLL）在电网电压不平衡情况下的锁相精度问题。为了消除直流偏移的影响,提出了一种结合混合二阶与三阶广义积分器（Mixed second- and third-order generalized integrator, MSTOGI）的DDSRF-PLL结构,且对其PI控制器引入了一种非线性函数进行控制。首先,利用了MSTOGI的滤波能力,能够有效地衰减谐波和降低直流偏移的影响。其次,非线性函数能够根据系统偏差的大小对PI参数进行调整,提高了锁相的精度和速度。通过Matlab/Simulink进行仿真,证明了文中提出方法的有效性与可靠性。     

智能模数控制型全数字锁相环的研究

由K模可逆计数器构成的传统数字锁相环可简单实现,但存在缩短捕获时间与减小同步误差之间的矛盾,而且获得的频带宽度较窄,因此设计了一种智能模数控制型全数字锁相环.其能够根据环路工作的不同阶段自动调整K值的大小,进而缩短捕获时间和减小同步误差.采用一个特殊的鉴频锁存器控制分频器的系数,能够调整环路的中心频率和扩宽频带宽度.     

快速锁定的宽频带CMOS锁相环设计

设计了一种可快速锁定的宽频带CMOS电荷泵锁相环电路.通过增加一个自适应带宽控制模块,当锁相环处于捕捉状态时,增加环路带宽实现快速锁定;锁相环接近锁定状态时,减小带宽,保证环路的稳定性和减小杂散.同时还设计了能工作在宽频率范围的压控振荡器.该锁相环基于0.25μm CMOS工艺,供电电压为2.5V时,工作范围在960～2 560MHz,功耗为8.9～23.2mW,锁定时间小于12μs.     

一种应用于高速锁相环的宽锁定范围注入锁定分频器

针对传统的注入锁定分频器锁定范围较窄的问题,提出了一种用于毫米波锁相环的注入锁定分频器.基于55 nm CMOS工艺,设计了一种宽锁定范围的二分频注入锁定分频器.提出分布式差分注入的方式,增强注入电流与注入效率,采用高阶变压器作为谐振腔,在不使用调谐机制的条件下,有效增大了分频器的锁定范围.此外,还对传统buffer的结构进行改进,增强谐波抑制能力,保持了较宽的锁定范围.电路仿真结果表明,提出的分频器电路在0 dBm注入功率下可在22.8～36.3 GHz频段内完成二分频功能,达到45.7％的锁定范围,电路的功耗为3.54 mW(不含buffer).     

OFDM系统中一种改进的全数字定时跟踪环

将全数字锁相环应用到OFDM系统的定时跟踪中时,有两个重要的问题需要解决,即误差信号归一化的问题和锁相环在多径衰落信道条件下容易失锁的问题.针对这两个问题,提出了合适的解决方案.即通过采用一个中间分支来解决误差信号归一化的问题,通过多径搜索来解决锁相环容易失锁的问题.研究结果表明,建议的解决方案可以真正有效地解决OFDM系统中的定时跟踪问题,并使锁相环在多径衰落信道条件下仍能正常工作.     

基于滑模观测器与分数阶锁相环的无传感器PMSM矢量控制(英文)

提出一种基于滑模观测器与分数阶锁相环(FO-PLL)的无传感器永磁同步电机(permanent magnet synchronous motor,PMSM)矢量控制算法.首先用滑模观测器估计出反电势,然后设计FO-PLL对转子位置和速度进行估计.切换函数采用饱和函数代替开关函数,有效地削弱了滑模观测器存在的抖振.所提出的FO-PLL包含一个可调的分数阶次r,因此与传统锁相环(PLL)相比,该FO-PLL具有一个额外的自由度,传统PLL也可以看成是FO-PLL的一个特例.通过选择合适的分数阶次r,能够获得更好的转子位置和速度观测性能.仿真结果证明了所提方法的有效性.