数字Dithering FPGA实现

Dithering是抑制模数转换器ADC量化噪声的重要方法,从数字Dithering量化定理出发,实现了数字Dithering的FPGA过程,对关键设计点给出了详尽的阐述,仿真结果也论证了Dithering对ADC性能的提升有积极的作用,为Dithering算法在实际的应用中起到一定的参考和借鉴作用.     

2-2 MASH结构改进及其FPGA实现

针对多级噪声整形(Multi-stage Noise Shaping, MASH)结构的量化噪声问题,提出一种在传统MASH结构基础上改进的4阶两级MASH结构.首先分析传统MASH结构的原理,指出在输入信号延时处理上的不足,进而给出改进的MASH结构及理论分析.利用Altera公司的Stratix Ⅳ系列FPGA采用自顶向下的方法构建二阶单环调制器模拟部分、噪声抵消单元数字部分和数据处理部分等主要模块实现本文的MASH结构.仿真表明,改进的MASH结构较传统结构减少67%的延时,噪声整形性能比改进前提升9.7%,进一步降低量化噪声的影响.     

基于FPGA的数字锁相环的设计与实现

本文介绍了当前广泛应用的数字锁相环的原理和基于FPGA的设计与实现方法,阐明了其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。     

FIR数字滤波器的FPGA实现

介绍了采用加法器树和线性相位结构在FPFA上实现FIR数字滤波器的方法,并通过Verilog HDL用Quartus II进行了仿真.相对于采用传统的移位相加乘法器和直接型结构的FIR滤波器设计,这种实现方式在性能上有明显的优势,使执行效率得到了较大提高.尤其在滤波器的阶数较大的情况下,优势会更明显.     

FIR数字滤波器的FPGA实现

介绍了数字滤波器FIR的原理、应用领域及设计思想,比较了各种实现FIR滤波器方法的优缺点,说明了利用Matlab、 DSPBuilder、QuartusII 等软件以FPGA实现16阶低通FIR滤波器的步骤及方法.     

印刷体数字识别系统的 FPGA 实现

为提高处理速度,构建了一种基于现场可编程门阵列(field programmable gate array,FPGA)的印刷体数字识别系统.该系统采用基于投影特征的字符分割和基于统计特征的字符识别原理,在Nexys-3硬件平台上完成了OV7670摄像头数据采集、图像预处理、字符分割与识别和结果显示的功能.在设计中,采取仅存储二值化图像的方法来降低系统对存储资源的需求,并使用乒乓操作进行存储从而达到实时处理的目的.为更合理地使用FPGA器件的内部资源,调用了片内数字时钟管理单元(digital clock manager,DCM)、乘法器、双端口RAM以及先入先出队列(first input first output,FIFO)等IP核(intellectual property core).最后在Modelsim中进行时序仿真,验证各个子模块的功能,并将各模块集成在开发板上进行硬件实现.通过对实验结果分析可知,该系统使用了较少的逻辑资源,在摄像头的帧速率为30 f/s的情况下,可以成功实时识别印刷体数字并将识别结果输出.     

基于FPGA＋DSP的数字波束形成的实现

文章就数字波束形成(DBF)技术在雷达信号处理中的应用做了讨论。对数字波束形成原理及其数字实现作了简单的介绍。针对采用数字波束形成技术带来的传输数据量大、工程运算较复杂的问题,设计了一套使用FPGA DSP波束形成系统,这样FPGA多路并行处理的速度快和DSP控制结构复杂,运算速度高、寻址方式灵活、通信机制强大的特点都得到充分的发挥。     

LDPC编码的FPGA实现

低密度奇偶校验码（简称LDPC码）是目前距离香农限最近的一种线性纠错码，它的直接编码运算量较大，通常具有码长的二次方复杂度．为此，利用有效的校验矩阵，来降低编码的复杂度，同时研究利用大规模集成电路实现LDPC码的编码．在ISE8．2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程，为LDPC码的硬件实现和实际应用提供了依据．     

数字保护算法的FPGA实现方法

介绍了一种基于现场可编程逻辑陈列(FPGA)的数字保护算法的实现方法,将算法的实现平台由微控制器(M CU)转向FPGA,构成基于FPGA的数字保护算法专用芯片。仿真结果表明:当每周期取40个采样点时,完成全波傅氏滤波或最小二乘滤波算法仅需几个微秒,大大快于M CU的处理速度,因而可以有效地克服精度与速度之间的矛盾。     

FPGA数字脉冲压缩系统的研究与实现

针对线性调频信号用FPGAIP核进行设计并实现了单通道的数字脉冲压缩系统．阐述了数字下变频、脉冲压缩的原理．介绍了系统的硬件结构、主要设计模块和在FPGA上实现对中频线性调频信号进行脉冲压缩处理的方法．最后给出了MATLAB仿真和FPGA硬件实验测试结果,验证了文中给出的数字脉冲压缩器设计的工程可行性．     

基于FPGA的数字传输抖动损伤的可控化实现方法

为了在室内模拟出一套可控的抖动损伤加载系统,省去数字传输网的各种设备室外调试耗费的大量的人力、时间和经费,本文首先简要分析了数字传输抖动产生的原因以及其对网络性能的影响.其次提出了利用正弦调制的方法进行抖动模拟,给出了双直接数字频率合成器(DDS)结构的实现方案.最后基于现场可编程逻辑阵列(FPGA)实现了中心频率、抖动频率和抖动峰-峰值均可控的抖动模拟算法.研究表明,采用双DDS结构实现抖动模拟方法切实可行,具有一定的使用价值.该算法已经在信道模拟器对数字传输的损伤加载模拟中得到应用,效果良好.     

基于FPGA的智能天线数字波束的形成与实现

提出了数字波束形成的方法,该方法是利用FPGA进行空域滤波,通过DSP浮点运算,高效地实现权值估计,避免高位加法进位影响计算速度。同时使用软件方式完成自适应算法的更新,增强了系统灵活性,是一种简便易行的实现方法。     

基于FPGA的在线可重配置数字下变频器的设计与实现

研究基于现场可编程门阵列(FPGA)的在线可重配置数字下变频器,实现了根据输入信号的3个参数(中频信号频率、中频信号带宽和中频信号采样率)自动生成最优的数字下变频器(DDC)结构和DDC参数的方法. 同时实现了一种优化的FIR滤波器,与传统FIR滤波器相比,利用FIR滤波器线性相位和系数对称的性质,采用预相加的方法减少1/2的乘法运算量,实现了资源占用率和速度之间的平衡,节省FPGA资源. 实验结果表明了该方法的灵活性和有效性.      

基于FPGA先进加密算法(AES)的高速实现

在介绍有限域的概念及Rijndael算法结构,详细分析算法中基于GF(28)加法、乘法运算过程的基础上,详细阐述了使用FPGA高速实现运算关键部分的设计思路。针对FPGA设计中对速度与面积两项指标的不同要求,分别给出了两种方案,最后,给出本算法在FPGA实现方式下的性能指标。通过与国内外部分相关测试数据比较,该优化算法的性能比(MBps/Slice)明显优于其它设计。     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。     

反馈式数字AGC的FPGA优化实现

新的全数字式反馈自动增益控制（ AGC)算法,采用硬件描述语言VHDL进行FPGA实现, MODELSIM仿真测试实验结果表明,该新方案实现简单、速度快,具有更小的资源占用、更快的收敛速度,有效地解决了无线通信系统中各种因素（距离、信道衰减、电磁干扰等)所造成的数字信号传输问题,具有良好的工业应用前景。     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

基于FPGA的PSK解调器实现

自适应调制系统要求其解调器能够对多种调制方式进行解调.通过研究发现,采用合理电路结构与算法,可使基于FPGA(field-programmable gate array)的PSK(phase shift keying)数字解调器在仅改变部分电路结构的情况下,对多种PSK调制方式进行解调.对一些现有解调技术进行探讨,并利...