高效的五基数剩余数至二进制数转换器设计

针对混合基算法无法同时处理多个模而导致基于此算法的剩余数至二进制数转换器面积和延时较大的问题,提出了一个基于中国余数定理的高效并行的转换算法,并给出了相应的电路实现.该算法采用五基数模集合{2n-1,2n,2n+1,2n+1-1,2n-1-1}同时处理5个模,消除了所有超过动态范围的项,电路完全由加法器构成.实验结果表明,相比同类的转换器,文中的转换器节省了12%的面积,并使计算速度提高了14%.     

基于4模集合{2~n-1,2~n+1,2~n,2~(2n-1)-1}剩余数转换器设计

针对剩余数系统需要大动态处理范围的问题,提出了一个新的4基数模集合;并给出了相应的剩余数至二进制数转换算法和硬件实现。该算法采用4基数模集合{2n-1,2n+1,2n,22n-1-1},每个模的形式都具有2n±1的形式,模的动态范围达到5n-1;算法基于新中国剩余数定理2实现,模集合的乘法逆元全部属于闭合形式,硬件电路完全基于加法器构成。与同类模集合反向转换器相比,提出的转换器电路完全基于加法器构成,明显减小了转换器的电路延迟,有效地提高了集成度。     

4模集合｛2n-1,2n 1,2n,22n-1-1｝剩余数至二进制转换器设计

针对剩余数系统需要大动态处理范围的问题,提出了一个新的4基数模集合,并给出了相应的剩余数至二进制数转换算法和硬件实现。该算法采用4基数模集合{2_n-1,2_n 1,2_n,2_2n-1-1},模集合动态范围达到5n-1位,算法基于新中国剩余数定理2实现,乘法逆元简单,硬件电路主要基于加法器构成。与同类模集合反向转换器相比,文中提出的转换器电路明显减小了电路延迟,有效地提高了集成度。     

模m二次剩余系之Wilson定理

主要研究了模m二次剩余系之Wilson定理,研究表明,若模m有原根,-1为模m的二次剩余,则模m的二次剩余系全体元素之积modm的同余数为-1;若不然,则模m二次剩余系全体元素之积modm的同余数为1。且模m二次非剩余系全体元素之积与二次剩余系全体元素之积modm的同余数相反。若m无原根,则模m二次剩余系全体元素之积与二次非剩余系全体元素之积modm的同余数相等。     

关于余数系统中快速比较算法的注记

利用中国剩余定理，采用对模数重新组合的方法，对余数系统听快速比较算法进行了改进，使其数据的处理范围得到扩展，改进后的算法能够处理十进制数据的位数约为原算法２倍。     

Fermat数取模的一个结论

通过对Fermat数Fn=22n+1的非负整数n具体取值情况的讨论,利用中国剩余定理进行演算,给出了Fermat数取模10000的一个结论.     

一种新的模2~n+1加法算法及其电路实现

为了提高制约余数系统运算速度的模2n+1加法器的性能,提出一种新的基于自然二进制数系统的模2n+1加法方法,采用简化的进位保留技术、并行超前思想以及条件和选择方法设计实现了快速模2n+1加法器。与传统的基于减一数系统的模2n+1加法器相比,该电路结构可以节省自然二进制数系统和减一数系统转换电路的开销。用SMIC0.13μm工艺实现的32位模2n+1加法器,其节省的面积开销可达传统电路的32.2%,节省的功耗开销可达12.6%,同时速度可以提升39.4%。     

基于CMOS工艺的10位逐次逼近型模数转换器设计分析

逐次逼近型模数转换器由于性能折衷而得到了广泛的应用。其中，比较器和数模转换器的精度和速度极大地限制了整个系统的性能。因此，具有失配校准功能的比较器是逐次逼近型模数转换器的关键。设计了10bit逐次逼近型模数转换器中的比较器，对比较器的电路结构和工作原理有较详细的论述。     

一种应用于全数字锁相环的时间数字转换器设计

设计了一个应用于全数字锁相环的时间数字转换器(TDC).该时间数字转换器具有两种工作模式——粗量化和细量化.为了提高细量化模式的测量范围,TDC采用1-bit decision-select结构和游标门控环形振荡器(Vernier GRO)构成其两级量化单元.通过在Vernier GRO中使用一种新型结构的比较器,消除了用SR触发器做比较器时对测量范围的制约,也提高了GRO设计的灵活性.在TSMC 0.13μm工艺,1.2 V电源电压和40MHz采样速率下,仿真结果表明本设计的TDC在粗量化模式下具有不小于25ns的测量范围,在细量化模式下有效分辨率和测量范围分别为30ps,1.8ns.     

FB-PWM变换器零电压转换的设计

为提高开关电源效率，在对全桥移相PWM（FB－PWM）变换器工作原理及其工作状态分析的基础上，介绍了FB－PWM变换器实现零电压转换的条件，并提出以能量和时间两个概念分析的方法，利用集成控制芯片ML4818作为移相控制核心设计了零电压转换的FB－PWM（ZVS FB－PWM）变换器，并完成了实验，结果证明分析和设计是正确的。     

移相控制全桥零电压开关变换器的滑模控制

通过对移相控制全桥零电压开关变换器的运行过程的详细分析,研究了超前桥臂与滞后桥臂的开关互换动作在变换器功率传输过程中所起的作用,另外,由于变换器的输出滤波部分与Buck变换器类似,因此,可将在Buck变换器闭环控制设计中获得成功应用的滑膜控制引入移相控制全桥零电压开关变换器中,仿真结果表明,滑膜控制的变换器闭环系统对输入电源扰动具有较好的鲁棒性,对负载扰动的瞬态响应特性也较为理想。     

应用于全数字锁相环的时间数字转换器设计

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路（TDC）.针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.     

三元催化器生产设备流水线结构设计

三元催化器是汽车生产不可或缺的一部分。讨论了金属载体生产装置的压波部分的设计方法和原理,以及在具体实施中采取的方法。由送料机构、纠偏模块、s辊部分、轧辊环节、剪切机构和收卷机组成了一套三元催化剂的轧波机流水线。应用该设备是为了使我国汽车制造事业走上可持续发展的道路。     

家庭网络中数字下变频器的设计与实现

基于经典的系统设计流程,设计并实现了一种应用于家庭网络核心SoC平台中无线通信系统接收机的专用数字中频下变频器。在系统级,利用系统建模工具MATLAB,完成了数字下变频器的行为建模及其功能划分;在电路级,完成了数字下变频器中主要功能模块的VLSI实现及其功能仿真。考虑到系统实现的复杂性及其硬件资源,对于数字滤波器,采用CSD和RAG等优化策略;对于数控振荡器,采用一种新型的结合LUT和CORDIC算法优点的混合算法实现方案。最后,搭建了基于XilinxVirtexIIXC2V1000-4FG256FPGA的家庭网络无线通信系统验证平台,完成了数字中频下变频器的功能验证。     

家庭网络中数字下变频器的设计与实现

基于经典的系统设计流程,设计并实现了一种应用于家庭网络核心SoC平台中无线通信系统接收机的专用数字中频下变频器。在系统级,利用系统建模工具MATLAB,完成了数字下变频器的行为建模及其功能划分;在电路级,完成了数字下变频器中主要功能模块的VLSI实现及其功能仿真。考虑到系统实现的复杂性及其硬件资源,对于数字滤波器,采用CSD和RAG等优化策略;对于数控振荡器,采用一种新型的结合LUT和CORDIC算法优点的混合算法实现方案。最后,搭建了基于Xilinx VirtexII XC2V1000-4FG256 FPGA的家庭网络无线通信系统验证平台,完成了数字中频下变频器的功能验证。     

串联谐振变换器的无源性控制

本文研究了串联谐振变换器的无源性控制器。首先建立串联谐振变换器的欧拉-拉格朗日模型;其次对系统模型进行降阶,并设计无源性控制器;实验结果表明,采用无源性控制使系统在参数变化和负载扰动时具有良好的鲁棒性,证明了控制策略的可行性。     

磁性研磨装置的磁路电路设计及研究

根据磁性研磨光整加工的工作原理，设计和制作了外圆表面磁性研磨的磁发生装置、通过试验，证明设计是成功的，能够满足磁性研磨光整加工的要求。