10 Gbit/s 0.18 μm CMOS激光驱动器的集成电路

为了得到低电压、低功耗、高速率的激光驱动器电路,采用0.18 μm CMOS工艺设计了10 Gbit/s的激光驱动器集成芯片.电路的核心单元为两级直接耦合的差分放大器和电流输出电路.为扩展带宽、降低功耗,电路中采用了并联峰化技术和放大级直接耦合技术,整个芯片面积为0.94 mm×1.25 mm.经测试,该芯片在1.7 V电源电压时,最高可工作在11 Gbit/s的速率上;当输入10 Gbit/s、单端峰峰值为0.3 V的信号时,在50 Ω负载上的输出电压摆幅超过1.7 V,电路功耗约为77.4 mW.进一步优化后,该电路可适用于STM-64系统.     

低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计

为了实现光纤通信系统中高速分接器低功耗的需求,采用0.18μm CMOS工艺实现了一个全CMOS逻辑10 Gbit/s 1∶4分接器.整个系统采用半速率树型结构,由1∶2分接单元、2分频器单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现.在高速电路设计中采用CMOS逻辑电路,不但可以减小功耗和芯片面积,其输出的轨到轨电平还能够提供大的噪声裕度,并在系统集成时实现与后续电路的无缝对接.测试结果表明,在1.8 V工作电压下,芯片在输入数据速率为10 Gbit/s时工作性能良好,芯片面积为0.475 mm×0.475 mm,核心功耗仅为25 mW.     

2.5Gbit/s 0.35μm CMOS激光驱动器

设计了一种具有自动功率控制功能的激光驱动器电路.为了获得良好的性能,该驱动器采用级联差分放大器和源极跟随器分别进行信号放大和级间阻抗匹配.该电路的实现采用了0.35 μm标准CMOS工艺.对该电路进行了测试,测试结果表明,在2.5和5 Gbit/s速率下,电路输出信号眼图清晰.在5 V电源电压、2.5 Gbit/s数据速率下,该驱动器可提供0～68 mA范围内的调制电流,满足长距离光纤通信系统的要求.电路典型功耗480 mW,芯片面积为0.57 mm2.     

应用于对等速率10G-EPON的10Gbit/s突发模式激光驱动器设计

针对IEEE 802.3av标准所定义的对等速率万兆以太无源光网络(10G-EPON)ONU相关应用,设计了一种10 Gbit/s突发模式激光驱动器芯片,并对调制电路和偏置电路的设计进行了改进,以实现较短的突发开启/关断转换时间.本设计采用低成本的0.18μm CMOS工艺进行流片,整个芯片面积为575μm×675μm.测试表明:该芯片可工作在10.312 5 Gbit/s的速率上;当电源电压为1.8 V时,可对50Ω负载提供高达36 mA的调制电流.突发开启/关断转换时间均小于0.2 ns,远低于IEEE 802.3av标准所规定的上限.该突发模式激光驱动器的输出满足10G-EPON时序参数的规定,适用于10G-EPON ONU相关应用.     

O.18-μm CMOS千兆以太网并串转换芯片设计

提出了一种新的树型结构10:1并串转换电路,可应用于千兆以太网,其工作速度达到1.25 Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上,从而简化了设计,也减小了功耗.低速5:1并串转换单元采用改进的并行结构,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系,使其相对于普通并行结构有更大的相位裕量,可以更可靠地工作.芯片应用TSMC 0.18-μm CMOS工艺实现,芯片面积为0.7 mm×0.5 mm,核心电路功耗为3.6mW,小于同类电路.     

CMOS RGC低噪声跨阻放大器

光纤通信系统接收端前置放大器的性能很大程度上决定着整个光纤通信系统的性能.基于CMOS工艺,给出了一个RGC结构的,应用于2.5Gbit/s光纤通信系统的低噪声跨阻放大器的实现方式.RGC结构具有极低输入电阻特性,同时,为了减小输入等效噪声电流和提高-3dB带宽,采用了跨导增大技术和感性峰值技术.采用SMIC的0.18μm CMOS工艺的仿真结果表明该电路具有61.23dB的跨阻增益,2.09GHz的带宽,输入等效噪声电流为9.4pA/(Hz)~(1/2),电路功耗仅为16.2mW.     

应用于对等速率1OG-EPON的10Gbit/s突发模式激光驱动器设计

针对IEEE 802.3av标准所定义的对等速率万兆以太无源光网络(10G-EPON)ONU相关应用,设计了一种10 Gbit/s突发模式激光驱动器芯片,并对调制电路和偏置电路的设计进行了改进,以实现较短的突发开启/关断转换时间.本设计采用低成本的0.18μm CMOS工艺进行流片,整个芯片面积为575 μm×675μ...     

10Gbit/s 0.18μm CMOS1:4分接集成电路

研究了万兆以太网接收芯片结构,并在此基础上设计、流片和测试了高速1∶4分接芯片,采用0.18 μm CMOS工艺设计的1∶4分接电路,实现了满足10GBASE-R的10.312 5 Gbit/s数据的1∶4串/并转换,芯片面积1 100 μm×800 μm,在输入单端摆幅为800 Mv,输出负载50 Ω条件下,输出2.578 Gbit/s数据信号电压峰峰值为228 Mv,抖动为 4 ps RMS, 眼图的占空比为55.9%,上升沿时间为58 ps.在电源为 1.8 V时, 功耗为 500 Mw.电路最高可实现13.5 Gbit/s的4路分接.     

2.5 Gbit/s无电感高灵敏度宽动态范围前置放大器设计

基于0.18μm RF CMOS工艺设计一种应用于无源光网络光接收机的无电感型2.5 Gbit/s前置放大器。该前置放大器主要包括跨阻放大器、单端转差分运算放大器和输出级电路。跨阻放大器基于3级推挽反相器结构,具有高增益和低噪声的特点,提高前置放大器的灵敏度;分析零点补偿原理,设计位于反馈环路之中的虚零点,提高跨阻放大器的工作速率,增加稳定性。提出一种新的具有自适应功能的自动增益控制技术,使得跨阻放大器在不同光输入功率下保持带宽不变,环路稳定,具有宽动态范围特性。研究结果表明:在误码率为10-10,传输速率为2.5 Gbit/s时,该前置放大器的接收光灵敏度高达-29 d B·m,输入最大光功率为2 d B·m,动态范围达31 d B·m;在1.8 V的电源电压下,芯片功耗为30 m W,芯片总面积为1×0.7 mm2。     

0．18-μm CMOS千兆以太网并串转换芯片设计

提出了一种新的树型结构 1 0∶1并串转换电路 ,可应用于千兆以太网 ,其工作速度达到 1 2 5Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上 ,从而简化了设计 ,也减小了功耗 .低速 5∶1并串转换单元采用改进的并行结构 ,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系 ,使其相对于普通并行结构有更大的相位裕量 ,可以更可靠地工作 .芯片应用TSMC 0 1 8 μmCMOS工艺实现 ,芯片面积为 0 7mm× 0 5mm ,核心电路功耗为 3 6mW ,小于同类电路 .