实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存; SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

地震数据采集中基于FPGA的多DDR SDRAM控制器设计

实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数据的接收、乒乓缓存、数据拼接及时序转道序功能.最终系统仿真和测试结果表明,该控制器能够在133MHz频率上稳定运行,达到了预期的设计目标.     

DDR SDRAM控制器的设计及FPGA实现

介绍了DDR SDRAM控制器的系统命令和结构,设计了一种基于状态机的DDR SDRAM控制器。利用状态机对读写操作进行控制可提高系统性能,给出了基于FPGA的控制器的仿真结果。     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

基于FPGA的VGA图像控制器的设计与实现

VGA（视频图形阵列）作为一种标准的显示接口得到广泛应用。依据VGA显示原理,利用Verilog HDL作为逻辑描述手段,设计了一种基于现场可编程器件FPGA的VGA接口控制器。与传统设计相比,增加了光标处理器,便于与嵌入式系统扩展。在使用FPGA的嵌入式系统中能代替VGA的专用显示芯片,节约硬件成本,节省计算机处理过程,加快数据处理速度。     

基于Verilog HDL的DDR2 SDRAM控制器设计

文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析,总结出一些控制器的关键技术特性,然后采用了自顶向下(TOP-DOWN)的设计方法,用Verilog硬件描述语言实现控制器,随后在Modelsi m6.1上通过软件功能仿真,用Synopsys公司的DC进行综合,通过Altera公司的FPGA进行硬件验证,结果表明控制器能完全胜任对DDR2 SDRAM的控制。     

基于Wishbone SoC总线接口的高性能SDRAM控制器

介绍了一种基于Wishbone SoC总线接口的SDR SDRAM控制器的设计及在FPGA上的实现,对影响其性能的关键因素做了分析.与同类的设计相比,该控制器使用高性能、简单灵活、可复用性高的片上总线接口对SDRAM的控制命令进行了完全的封装,可以进行无限长的Wishbone总线猝发传输,并自动插入刷新操作,当一次传输跨越不同的Bank和Row时,自动插入等待周期并进行切换,可达到很高的存取效率.     

SDRAM控制器设计及信号测试

分析了同步动态随机存储器的特点和控制原理，实现了一种基于现场可编程门阵列的SDRAM控制器的设计方案，给出了一种利用嵌入式逻辑分析仪SignalTapⅡ分析测试SDRAM信号的方法。     

基于FPGA的全景图像展开算法实现

全景图像柱面展开理论算法占用系统资源较大,不适合在资源有限的嵌入式系统上实现,所以改善算法,设计一种基于嵌入式系统的算法有一定的现实意义,文中以柱面展开算法为理论依据,设计一种能在FPGA上实现的快速柱面展开算法．采用Matlab验证算法的可行性,然后采用硬件描述语言编写硬件模块,模块通过ModelSim仿真后,最终在硬件平台上实现FPGA对全景图像的快速柱面展开算法．     

基于FPGA的图像数据缓存控制器设计

介绍了SDRAM存储器的工作原理及其特点,给出了以大规模可编程逻辑器件FPGA为核心、SDRAM为缓存的高速图像数据缓存控制器的设计.该控制器实现了对SDRAM接口以及读写FIFO的时序控制,并通过在SDRAM存储器内部切换帧的方法大大提高了图像数据的传输效率.     

利用FPGA和USB总线的视频图像的采集与处理系统设计

构建了以FPGA为核心芯片的高速图像采集与处理系统,图形采集频率可达13.5 MHz. 在该系统中,采用了视频A/D芯片SAA7111A将电视信号转换成数字信号,并由FPGA作为控制器将数字信号存入SRAM中,以便进行处理,提取有用数据;系统还采用了EZUSB2131Q芯片来进行处理后的数据与PC机的传输.     

基于DSP和FPGA的模块化实时图像处理系统设计

研究了一种基于ADSP21060和FPGA的非致冷红外成像与智能跟踪的模块化高速实时红外图像处理系统,分析了该系统中接口板、DSP板和显示板之间的系统工作原理和信号流向．通过在此系统上运行实时红外图像的目标检测、智能跟踪等算法,试验表明：通过监视器观察目标跟踪效果明显,已经达到系统设计要求．系统动态可重构、模块化、可扩展,并且实时性好、计算效率高、工作稳定可靠。     

基于FPGA和DSP的高速图像处理系统设计

介绍了一种基于现场可编程逻辑阵列和数字信号处理器协同作业的高速图像处理嵌入式系统。借助于单片双口RAM,设计了一种新颖的数据传输结构,并利用乒乓技术实现对实时高速图像数据的缓冲。整个系统的工作流程在FPGA和DSP的分工及协作下完成,这比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其它算法在该系统上实现。     

Design and implementation of an efficient SDRAM controller for HDTV decoder

A high performance SDRAM controller for HDTV decoder is designed.MB-based (macro block)address mapping,adaptive-precharge and command interleaving are adopted in this controller.MB-based address mapping reduces the precharge operations of the video processing unit in one access;adaptiveprecharge avoids unnecessary precharge operations;while command interleaving inserts the precharge and activate commands of the next access into the command sequence of the current access,thus reduces the no operation(NOP)cycles.Combination of these three schemes effectively improves the SDRAM performance.Compared with precharge-all scheme,adaptive-precharge and command interleaving reduce the SDRAM overhead cycles by 70% and increases SDRAM performance by up to 19.2%in the best case.This controller has been implemented in an AVS SoC and the frequency is 200MHz.     

基于FPGA和DSP的图像实时采集处理系统设计

针对高分辨率图像的实时播放、存储,提出了一种基于FPGA和DSP架构的图像实时采集处理方案.本方案以两片TI DM368系列DSP为核心处理器,采用H.264编解码方式进行图像的编解码,以EP2C35系列FPGA芯片作为协处理器进行图像的采集、颜色空间的转换及编解码后图像的传输.该方案能够对红外、可见光两路视频图像进行处理,运行可靠稳定,接口易更改,经过简单修改实现多种格式视频码流的采集处理.     

基于FPGA的纸币图像采集系统设计

为实现清分机对纸币图像快速准确地采集,提出了一种基于FPGA的图像采集系统设计.系统由CIS采集模块、A/D转换模块和FPGA与DSP之间数据传输缓存模块组成.讨论了采集系统的结构和FPGA对于各模块的逻辑控制过程.这种设计具有功能集成、实现简单和修改方便等优点,能得到满意的图像结果.     

基于FPGA的超声波碎石系统控制器研究与实现

设计一种基于FPGA的超声波碎石系统信号发生与自动调节输出控制器。采用FPGA实现直接频率合成技术,采用FPGA监控换能器两端输出电压与电流的TTL电平信号,根据电流、电压相位差来控制输入正弦波信号的频率,最终实现控制器的设计。实验结果表明,该控制器输出信号稳定,系统反馈调节精度高。     

FPGA+DSP航片并行处理系统

研究了一种采用FPGA +双DSP的航片高速并行处理系统 ,并用区域分解算法对航片处理任务进行划分与分配 .FPGA实现对航片预处理 .DSP实现航片高层处理 .DSP部分由双TMS32 0C6 2 0 1芯片构成高速运算处理单元 ,峰值处理能力每s可达 3.2× 10 9条指令 .FPGA和DSP具有各自的存储器 .在系统中应用符合数字图像处理特点的区域分解并行算法 ,这样使在空间域串行图像处理算法得到并行化 ,从而合理地对任务进行划分与分配 ,同时保证各DSP处理机负载平衡 .该方法适合多种图像处理算法 ,实现简单 ,大大减少了开发的工作量 .经试验表明 ,该实时航片处理系统具有高效、简单、可靠的特点 .     

一种新型的多DSP图像处理系统的设计与实现

提出并实现了基于TI的TMS320C6414多DSP的实时图像处理系统．该系统采用模块化设计和多总线结构,使用FPGA设计了一种LINKS作为DSP之间的专用图像传输通道,其传输速度可以达到3．2Gbit／s.使用DSP的McBSP构成命令通道,用以传输DSP之间的命令消息．既可以实现点对点的通信,也可以实现广播方式的通信,并且使该系统具有极强的可扩展性,而且可以实现拓扑结构的动态可重构．系统可以根据图像处理算法并行化结构的改变,通过编程实现流水线、SPMD或MPMD结构,以得到较高的并行化效率．