基于部分匹配滤波器和FFT的信号捕获方案的设计与实现

本文分析了传统的部分匹配滤波器(PMF,Partial Matched Filter)和快速傅立叶变换(FFT , Fast Fourier Transform)相结合的时域频域双并行的高速捕获算法,并在该算法的基础上,对比了几种捕获方案。这些方法采用了不同的PMF长度和不同的FFT点数,本文旨在一定的频率分辨率范围内,比较各种捕获方法的优缺点,设计并实现一套GPS信号捕获的方案。     

一种新的高动态直扩接收机快速码捕获方法

针对接收信号存在大频偏的高动态直扩接收机伪码捕获时间长的问题,分析了高动态环境下匹配滤波检测器相关长度与相关后输出信噪比的关系,比较了相关后的几种检测算法的性能,分析了FFT校频技术的性能.在此基础上提出一种在高动态环境下的码捕获新方法,该方法采用分段匹配滤波相关、最大选择检测算法和二次内插的FFT校频技术.根据新方法设计了捕获电路模块.Matlab系统仿真结果表明,新的捕获方法可以容忍校正更大的频率动态范围,在较低信噪比下快速完成码捕获功能.     

一种新的直序列长伪码捕获方案

针对长序列伪码捕获的特点要求,对传统的序列估计伪码捕获方法进行改进,提出了差分序列估计伪码捕获算法和FFT频率校正技术相结合的方法作为长伪码的捕获方案,对其工作原理进行了分析和理论推导.仿真结果表明,在高斯白噪声的情况下,该方法在捕获长序列伪码时的性能与传统的序列估计法相比较,在较低信噪比的情况下有较大提高,并能适应10 kHz范围的多普勒频移环境.     

一种GPS信号的快速捕获算法研究

利用快速傅立叶变换和反变换（FFT/iFFT）在频域实现循环相关是一种GPSC/A码快速捕获的有效方法,可以将时烦二维的联合滑动相关搜索转化为一维频域搜索,实现了伪码的并行搜索,可以有效地缩短GPS信号的捕获时间.同时,本文针对弱信号捕获提出了相干累积和非相干累积的方法,并给出了试验结果.     

大动态直扩信号的快速捕获方法

针对大动态环境下直接序列扩频信号的快速捕获问题,提出了一种两轮频域搜索的捕获方法.该方法采用快速傅里叶变换实现伪码的并行相关,通过两轮频域搜索完成捕获.第1轮搜索整个多普勒频率范围,得到各个频点的峰均比,选大后进行门限判决;第2轮搜索进行多普勒频率的小范围验证.分析和仿真结果均表明,对于直接序列扩频信号的快速捕获,提出的方法具有更高的捕获精度、更好的捕获性能,尤其适用于大多普勒频率及其变化率的动态环境.     

一种改进的直扩系统大频偏二次捕获算法

针对卫星通信中低信噪比大频偏信号的精确捕获问题,提出了一种改进的直扩系统二次捕获算法. 算法首先通过基于FFT的码相位并行搜索完成频偏的预估计和补偿,构造一个不含扩频码的准基带信号,然后对此信号采用含有辅助结构的FFT实现频率的精确估计和校正. 仿真结果表明,本文所提算法与传统二次捕获算法相比捕获性能大致相当,资源消耗降低24%,捕获时间减少84%. 给出了不同信噪比和扩频比下关键参数的选取方法,使算法具有较高的实用性.      

基于FFT的GPS信号快速捕获算法

在GPS接收机中,扩频码的捕获是系统实现的关键.其难点之一是实现快速的捕获,以便在最短时间内完成对各个卫星的时频二维扫描.根据相关函数的定义采用的的移位相关方法需要较长的时间方能完成捕获.为提高卫星捕获速度,这里我们提出基于FFT的GPS 信号快速捕获算法.     

高动态环境下伪码快速捕获方法的设计与仿真

在扩频通信中，伪码的同步主要通过相关峰的幅度来判别.在高动态环境下，多普勒频偏会对相关峰的幅度产生巨大的影响，需要对其进行补偿.介绍了基于FFT的多普勒频偏估计法.该方法可以有效估计频偏并进行补偿.仿真结果验证了方法的有效性.     

用FPGA实现FFT的一种方法

文章提出了一种用FPGA实现FFT的方法,该方法与传统的FFT实现方法相比,既可以提高整个FFT处理的速度,又可以节约很多FPGA资源。     

一种高速2-D滑动FFT的设计实现

文章介绍了采用2-D快速傅里叶变换(fast Fourier transform, FFT)算法的滑动窗FFT的基本特性原理和硬件实现过程,完成了窗长256点、步长16点的2-D滑动窗FFT的专用集成电路(application specific integrated circuit, ASIC)设计。传统FFT算法受序列完整性的制约,时滞较大,无法满足某些高实时性信号分析领域的处理速度要求。该文采用滑动FFT算法,克服了传统FFT对序列完整性的依赖,设计的滑动FFT处理器使用2-D FFT压缩新序列计算时间,以基16蝶形运算器为核心,采用系数复用和高基Booth方法优化系数编码技术压缩乘法器的数量,减少电路面积。所设计的2-D滑动FFT完成单次滑动窗长的计算时间比传统算法节约了16.1%,变换结果与MATLAB的运算结果相比,信噪比(signal-to-noise ratio, SNR)大于130 dB。在TSMC 28 nm的工艺下,工作主频为600 MHz,面积为1 980μm×2 060μm。     

基于FFT的直扩系统中窄带干扰抑制技术研究与实现

针对直接序列扩频系统中窄带干扰问题,介绍了基于FFT的干扰抑制算法.根据直接序列扩频信号与窄带干扰信号在频域能量分布不同这一特性,利用快速傅立叶变换实现窄带干扰信号的实时检测和抑制.采用VHDL硬件描述语言对算法进行基于FPGA实现的可综合的描述.最后在硬件测试平台上进行性能测试,结果表明设计能有效抑制直接序列扩频系统中的窄带干扰.     

基于DSP的数据采集及FFT实现

论述了用数字信号处理(DSP)芯片TMS320I，F240x自带的模数转换模块(ADC)进行数据采集，并对采样结果进行了FFT变换，实验结果表明用DSP控制器特有的反序间接寻址使FFT的实现很容易，且实时性能很好。     

基于FFT的高数据率低信噪比下的长码直捕算法

在伪码测距系统中,高信息速率的长码直扩技术可提高通信性能、改善测距精度,但与此同时弱信号的长码捕获存在巨大挑战.为此,提出一种基于FFT技术的长码直捕改进算法,主要包括非连续式码相位搜索和并行载波多普勒搜索策略、基于位同步的全比特相干积累算法和基于频率补偿的时频二维约束Tong判决算法.理论分析和仿真结果均表明,该直捕算法不仅能降低资源消耗、缩短捕获时间、大幅度降低虚警概率,还能消除能量累加时由于比特翻转所带来的影响.所提出的算法可实现虚警概率低于10-6,检测概率大于99.5%,捕获时间小于5 s的盲捕性能.      

全流水FFT处理器的VLSI设计与实现

提出了一种适用于OFDM系统的快速全流水FFT处理器结构.考虑时域抽取(DIT)和频域抽取(DIF)算法的有限字长效应,采用DIF算法.首先对FFT碟形变换的复乘法进行简化,然后提出相应的流水线碟形处理单元(BPE),最后采用0.13μm1.08 V CMOS工艺实现了64点基2 DIF FFT处理器.综合结果显示,该处理器能够工作在200 MHz,面积和功耗分别为2.9 mm2和15 mW.提出的全流水FFT处理器能够广泛应用于WALN、DVB-T、ADSL以及其它基于OFDM的多载波系统.     

利用DSP Builder设计定点FFT处理器

分析了FFT算法的原理,并利用DSP Builder建立了输入为8点基-2 FFT算法的基本模型,在Simulink和QuartusⅡ中分别进行了仿真,并将仿真结果与Matlab仿真值进行了比较,实现了8点实序列FFT算法.基于DSP Builder的FFT算法设计简单,可以重复使用,大大提高了设计效率.     

一种直接序列扩频系统的大频偏二次捕获算法

研究多普勒频偏大于码元速率的扩频信号捕获问题和大频偏估计的模糊问题,提出了一种扩频系统的大频偏二次捕获算法,并提出了二次捕获概念.该算法采用时频并行搜索的大频偏估计完成频偏预估计和补偿,将准基带信号的频偏预估解扩值进行预处理后构造相邻频点,并依据该频点对输入信号进行二次捕获消除频偏粗估计的频点模糊,完成大频偏下的正确捕获输出原始数据信息.仿真和实测结果表明,该算法采用时频并行搜索的大频偏预估计、FFT细频偏估计与二次捕获相结合的方法可以有效缩短二次捕获的时间,满足大频偏下载波快速同步要求,提高了低信噪比通信环境下的捕获概率,算法实现简单、灵活,频偏估计精度高.     

Direct GPS P-Code Acquisition Method Based on FFT

Recently, direct acquisition of GPS P-code has received considerable attention to enhance the anti-jamming and anti-spoofing capabilities of GPS receivers. This paper describes a P-code acquisition method that uses block searches with large-scale FFT to search code phases and carrier frequency offsets in parallel. To limit memory use, especially when implemented in hardware, only the largest correlation result with its position information was preserved after searching a block of resolution cells in both the time and frequency domains. A second search was used to solve the code phase slip problem induced by the code frequency offset, Simulation results demonstrate that the probability of detection is above 0.99 for carrier-to-noise density ratios in excess of 40 dB. Hz when the predetection integration time is 0.8 ms and 6 non- coherent integrations are used in the analysis.     

快速傅里叶变换(FFT)的ASIC实现及现场可编辑门阵列(FPGA)验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(field programmable gate array)上进行原型验证。采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1 320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50 MHz时,完成1 024点FFT仅用了26.2μs。