一种智能化锁相环频率合成器

面向移动通信系统设计了一种智能化锁相环频率合成器，运用了吞脉冲技术和锁相技术等技术，该频率合成器输出频率：１３８．０２５－１６７．０００ＭＨｚ，以２５ｋＨｚ为频道是隔，覆盖频道数可达１１６０个，具有较高稳定度，采用单片机对频率合成器进行运算和控制，可实现置频、取频、空闲频道搜索、纠错等功能。     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

一种测速测距频率合成器的设计

为了解决传统单频连续波只能测量车辆速度,不能测量车辆的距离的问题,给出了一种测速测距的频率合成器的设计方法。针对传统的调制连续波进行分析,采用小数N锁相器ADF4159设计了扫频频率合成器,输出频率范围为24GHz~24.2GHz的宽带频率信号。重点介绍元器件的选择和锁相电路的设计,并用ADIsim PLL软件进行频率合成器的优化。仿真结果验证了电路的可行性。     

一种短波电台频率合成器的研制

该文介绍一种采用Ｍｏｔｏｒｏｌａ公司ＭＣ１４５１４６和ＭＣ１２０１７／１８蕊片构成的短波电台频率合成器的硬件电路实现方案。频率合成器的输出频率范围２～２９．９９９９ＭＨｚ，频率间隔１００Ｈｚ，换频时间小于０．０１ｓ。文中论述了这种多环数字式频率合成器工作原理，各环路之间对应的频率关系和电路参数的选择，给出了频率合成器的试验结果．     

一种新型高速频率合成器的研究

基于PLL技术，研制了一种新型的频率合成器，实验表明它能使频率切换在低频段成功实现每秒超一万七千次的速率．     

一种便携式信号源的频率合成器设计

本文通过在简单的电路结构与高质量合成信号之间的矛盾中寻找平衡,设计出基于YIG振荡器的单环锁相环结构,提出一种适合便携式信号源的频率合成器。     

一种双环锁相频率合成器的研究

频率合成器对现代雷达性能有着重要的影响,文章介绍了一种S波段数字锁相频率合成器的实现,该合成器采用了主辅环双环锁相设计,降低了环路等效分频系数,有效解决了合成器相位噪声、频谱纯度、宽频带和微型化等综合性问题,成本低廉,综合性能优良;文章对主、辅环路相位噪声进行了分析、计算;最后给出了研究结果.该合成器已应用于现代多普勒雷达系统.     

高速频率合成器的一种实现方法

介绍了高速频率合成器的一种实现方法和所设计的频率合成器工作频率的预置方法，并给出了系统框图和关键电路     

一种简易实用编程器

给出系统以 ATMEL 公司的89C51为中央处理器,外扩8255可对多种可编程器件进行编程,并采用单 5V 电源的 RS232电平转换芯片 MAX232完成与 PC 机通讯,本系统还采用电子开关去调整 VPP 电压及信号线以适应不同型号的可编程器件。     

直接数字频率合成器频谱分析

通过严格的数学推导，得到DDS输出信号的时域表达式和频谱表达式。不论DDS系统是否有相位截断，这些表达式均成产，为精确计算DDS的杂散抑制度提供了方便。     

直接数字频率合成器DDS的设计

在分析直接数字频率合成器 DDS工作原理及杂散影响的基础上,以 8031单片机和 CPLD芯片 FLEX10K为主要硬件进行设计.设计过程采取了改善杂散的措施,测试表明 DDS能产生 0～ 11MHz的正弦输出信号,频率分辨率达到 0.1Hz,满足电子系统的一般要求.     

数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

直接数字频率合成器频谱性能分析

对直接数字频率合成器DDS(Direct Digital Frequency Synthesizer)的频谱性能进行了相关分析．在DDS频谱性能量化理论基础上,从相位噪声以及非线性余弦函数映射两个方面对DDS输出信号频谱纯度性能优化．对于硬件结构以及相关参数均确定的DDS而言,其频谱特性将随着频率调节字FFTW的变化而变化．研究结果表明,若字长M为32bit,只需要计算出FFTW为2^0,2^1,…,2^31时所对应的信噪比SSNR值即可,取其中最小值来衡量DDS的频谱特性．基于上述量化方法,可以通过调节DDS系统中不同参数值或结构,计算它们对应的SSNR,从而得到最佳性能的设计方案．分别对相位截尾误差以及非理想SCMF产生的误差进行优化．为进一步提高DDS的频谱纯度,可以对非理想SCMF误差进行优化．通常SCMF由只读存储器查找表和插值算法组合而成．ROM表可以很容易取到相应角度对应的正余弦函数精确值,但是插值算法总会带来一定的运算误差．文中提出一种自动调节算法能够实现对非理想SCMF误差的优化．     

一种宽频带捷变频雷达频率合成器

应用大规模集成数字锁相环芯片，高性能晶振源，频率数字快捷电路，经过相位噪声分析和合成器优化设计，研制成功了具有工作频率高，输出频带宽，频率捷变快，相位噪声低，功率大，杂散低，抗干扰能力强和体积小的捷变频雷达频率合成器，满足了新一代雷达的要求。     

基于CORDIC算法的直接数字频率合成器

在传统的直接频率合成器（DDS）中，相位到幅度的转化是通过相位码寻址只读存储器（ROM）来实现的。随着微电子技术的进步，用实时计算来代替ROM查找表已成为可能。文章讨论了应用CORDIC算法计算正弦值时旋转方向的确定方法以及CORDIC算法在DDS中的应用，为基于可编程器件设计DDS系统提供了有益的参考。     

基于FPGA的直接数字频率合成器设计

直接数值频率合成(DDS)是把一系列数字量形式的信号通过D/A转换器转换成模拟量形式的信号合成技术,在通信领域,DDS因具有频率转换时间短、分辨率高、输出相位连续、相位噪声小等优点得到良好的应用。本文从工程应用的角度给出了DDS的verilog HDL设计,重点给出了波形选择、幅值、频率、相位及DAC TLC5615驱动输出等几部分的设计。     

C波段数字锁相频率合成器的设计

介绍了一种C波段频率源的设计和实现方法.采用数字锁相环技术实现了C波段锁相频率合成器,其输出频率为6.4 GHz,功率大于10 dBm,相位噪声优于-74.1 dBc/Hz@1kHz.该频率合成器满足设计目标,可用广泛用于各种通信和测试设备中.     

一种可实现快速跳频的新型频率合成器

提出了一种可实现快速跳频的频率合成器－直接数字式频率合成器，它具有与密集的通道间隔相适应的极快的频率转换速度、高精确频率分辨力、低相位噪声和高频谱纯度等重要特点，可用作扩频通信，遥测遥控及仪器仪表等系统的理想信号源。     

精确测量信号频率的一种简易方法

讨论一种精确测量信号频率的简易方法,利用彩色电视机中一个标准频率信号,去校准计算机中的时钟信号,并以此为准测试任意信号频率.     

FPGA在数字频率合成器设计中的应用

采用直接数字频率合成技术是直接合成所需要波形的一种新的频率合成技术。随着新型FPGA芯片不断出现,为电路设计者提供了多种选择。如果用高性能的FPGA器件来设计符合自己需要的DDS电路,就是一个很好的解决方法。