次最佳软输入软输出译码算法

对两种次最佳软输入软输出译码算法(简化的最小误符号率(BCJR)和软输出维特比算法(SOVA))的优缺点进行简要比较分析;并就进一步简化BCJR算法作了讨,导出了以减少单步译码运算量为目的的两种简化算法递推公式;提出了一种更具有一般性活动窗BCJR算法实现方案.该方案用于级联码的迭代译码,通过适当调整活动窗参数,在尽可能降低算法复杂度的同时,获得与基于非活动窗BCJR算法时几乎相同的误比特性能     

基于多元符号可信信息的RS码的软判决译码算法

讨论了多元码可信信息的计算方法，提出了一种RS（Reed-Solomon)码的软判决译码算法，这种译码算法是在计算多元符号的可信信息的基础上，依据Chase译码算法的基本原理，将代数译码和码元符号的可信信息相结合，并进一步简化了试探错误图样产生方法，最后给出了在AWGN信道上（15，11，5）RS码的软判决译码算法的计算机模拟结果，表明这种软判决译码算法是有效的。     

Turbo Decoding中BCJR算法的应用及改进

并行级连卷积码（Ｔｕｒｂｏ Ｃｏｄｅｓ）是近年来在编码理论上的一个重大突破,其性能与信道容量极限的差距可小于１ｄＢ,有着极其广阔的应用前景,而其独特的迭代译码方法更成了编码界和通信界讨论的热点。讨论了Ｔｕｒｂｏ Ｃｏｄｅｓ的编译码原理及ＢＣＪＲ算法,比较了ＳＯＶＡ,Ｍ－ＢＣＪＲ及Ｔ－ＢＪＣＲ等几种简化译码算法的性能,并对后两者的工程应用进行了探讨。     

RS乘积码的TURBO译码

提出了一种采用ＱＡＭ调制ＲＳ乘积码的ＴＵＲＢＯ译码算法，由于该算法充分利用了乘积码行码和列码之间软判决信息的交互传递，从而发挥了乘积码的巨大潜力，与以往的乘积码的译码算法相比大大提高了编码增益，另外，本算法避免了以往的二进制ＢＣＨ码在ＱＡＭ调制下所需的信息分离而引起的信息损失，因而具有更好的性能，通过计算机模拟，表明了这种码的性能距离它的香农限约２．７ｄＢ。     

一种二元BCH的快速解析译码算法

一种二元ＢＣＨ的快速解析译码算法许伟平（东南大学无线电工程系，南京２１００１８）１ＢＣＨ码突发错误的解析译码算法一个可纠ｔ个随机和ｂ个突发错的二元ＢＣＨ（ｎ，ｋ）码，有两种形式的伴随式定义式中，ａ是扩域ＧＦ（２ｍ）的本原元；Ｅ（ｘ）为错码多项式；Ｒ（...     

软输出维特比译码器结构优化

分析Turbo Code的软输出维特比（SOVA）译码器的结构优化方法,首先简介了SOVA译码原理,然后从两方面讨论SOVA算法的硬件实现的优化问题：一是讨论硬件结构的比特级优化结构,提高译码速度;二是在算法级将代数环的理论引入到算法的分析中,将实数环上的非线性运算转换成另一个歪上的线性运算,从而简化译码器结构,提高译码速度。     

一种改进的RS码代数软判决译码算法

为了提高Reed-Solomon码的纠错性能,分析并给出了能提高Reed-Solomon码纠错能力的代数软判决译码算法的译码流程,讨论了译码中需要的软信息的计算方法,推导了代数软判决译码算法的译码成功条件.在此基础上,提出了一种改进的代数软判决译码算法,并对改进算法的运算量和译码时延进行了分析.算法针对推导的译码成功条件,通过改变代数软判决译码算法中插值算法的选择输出准则,更有效地利用了接收端的软信息.仿真结果表明,在译码时延基本不变的条件下,提出的算法比代数软判决译码算法提供更多的译码增益.     

基于稀疏序列LDPC的多层码的迭代译码

提出一种稀疏二进制序列构造的LDPC码作为分量码,译码采用串行迭代的多层码方案.每次串行迭代译码逐层进行,低层向高层传递译码软信息.采用该方案分别对8PSK和16QAM调制的多层码进行串行迭代译码和并行迭代译码的性能仿真.仿真结果表明:该方案的编码复杂度较低,相比于并行迭代译码,串行迭代译码简化了译码结构,且2种迭代译码算法复杂度相同;在AWGN信道和平坦瑞利衰落信道中,串行迭代译码的误比特性能优于并行迭代译码.     

非均匀量化的软判决Viterbi译码

根据信道转移特性的规律，本文提出一种采用非均匀量化区间的软判决Ｖｉｔｅｒｂｉ译码方案，对原有十六电平的均匀量化的量化区间进行修改，尝试了两种非均匀量化方案，计算机模拟表明：依据信道的统计特性合理的确定非均匀量化区间，不仅可以减少硬件实现的复杂性，而且可以以较少的量化区间取得更好的译码效果。     

用于软判决译码时的非冗余纠错差分检测

提出了非冗余纠错差分检测在软判决译码时的应用.结合π/4-DQPSK差分解调,着重研究了非冗余纠错在软判决译码时的应用,给出了具体系统实现时的软件流程图.用计算机仿真了该算法在加性白高斯噪声(AWGN)信道和Rician信道中的性能.仿真表明,相对于软判决译码时传统的差分解调,该算法在误比特率BER为10-4时在AWGN信道中有1.4dB的性能改善,在Rician信道中同样有显著的性能改善.考虑到了实现损耗,实际系统的测试结果与仿真结果相一致.这使得NEC能够在普遍采用软判决译码的卫星通信系统中应用,拓展了NEC只能用于硬判决的局限,从而提高了系统容量和通信质量.     

基于因子图的Turbo码译码

Turbo码和LDPC码都可以实现接近Shannon理论极限的性能，Turbo码由于成员RSC码所固有的移位寄存器特性使得其编码较为容易实现，而对于接近Shannon容量的LDPC码，则需要大量的矩阵乘法运算才能完成信息的编码，电路实现较为复杂，另一方面，采用和积算法的LDPC码的译码过程则比采用BCJR算法（及其简化形式）的Turbo译码更加容易实现，且计算复杂度更低，将Turbo编码与LDPC码的译码相结合，对Turbo采用基于其因子图表示的和积译码算法进行译码，可以在很大程度上降低Turbo码的译码复杂度，并对交织器的设计及成员码的选择有一定的指导作用，仿真结果证明了该方案的有效性。     

两种新的对数似然比简化算法及其在LDPC码上的应用

通常用取最小绝对值方法对若干比特模二和的对数似然比(LLR)进行简化,该方法存在误差积累问题,因而不是最有效的.为此,提出了两种新的LLR简化算法:正比例函数拟和修正法和逐点平均值曲线修正法,并用这两种算法替代了低密度奇偶校验(LDPC)码归一化最有效可信传播(UMP-BP)译码中的LLR计算,使其在降低译码复杂度的情况下误码率更低.仿真结果表明,对于码长1 024 bits的LDPC码,采用所提出的LLR简化算法后性能较UMP-BP译码方法有0.4 dB提高,并与最优的可信传播算法接近,计算复杂度也有明显下降.     

Turbo码译码中的BCJR算法

BCJR算法是在Turbo码的译码中广泛使用的一种重要算法。对BCJR算法进行了详细的推导,并简要讨论了其在Turbo码译码中的一些实现问题。实践及理论研究证明,BCJR算法对于Turbo码译码性能的提高具有相当重要的意义。     

一种基于BP短LDPC码的改进级联算法

对短LDPC码的分阶统计译码(OSD)算法进行了分析,研究了BP和OSD的级联算法及对数似然比累积算法,考虑到译码复杂度和性能的折中,提出了一种改进的级联算法,用最小和算法替代BP算法,然后与对数似然比累计算法进行级联.仿真结果表明,和原始的BP算法相比,译码性能有了很大的提升;和BP-OSD级联算法相比,译码复杂度降低,性能几乎一致.     

基于CCSDS标准的串行级联卷积码高速并行译码方法

针对CCSDS标准中串行级联卷积码（SCCC）的自适应编码调制方式的定义,分析比较了Log-MAP算法和基于乘性修正的Max-Log-MAP算法的译码性能和实现复杂度;提出了一种可支持多种编码方式的通用、低复杂度、高编码增益的并行译码方法.基于FPGA硬件平台进行原理验证,实现了一个可同时支持8种编码方式的高速并行、高吞吐量、低时延的SCCC译码器,译码器最高吞吐量可达300 Mbit/s.      

基于分组码的面向分组的Turbo码

讨论了基于分组码的面向分组的Turbo码的编译码技术,包括编码结构、交织方式和MAP译码算法,并对基于分组的Turbo码性能进行了模拟比较,探讨了不同交织方式、不同交织长度和不同子码对码性能的影响.     

Design and Implementation of a Novel Algorithm for Iterative Decoding of Product Codes

A novel product code iterative decoding algorithm and its high speed implementation scheme are proposed in this paper.Based on partial combination of selected columns of check matrix,the reduced-complexity syndrome decoding method is proposed to decode sub-codes of product code and deliver soft output information.So iterative decoding of product codes is possible.The fast sorting algorithm and a look-up method are proposed for high speed implementation of this algo-rithm.Compared to the conventional weighing iterative algorithm,the proposed algorithm has lower complexity while offering better performance,which is demonstrated by simulations and implementation analysis.The implementation scheme and verilog HDL simulation show that it is feasible to achieve high speed decoding with the proposed algorithm.