一种基于并行模拟退火的FPGA布局算法

随着现场可编程门阵列FPGA容量的迅速增大,用户的设计编译时间也越来越长,其中以布局环节最为耗时.提出了一种基于并行模拟退火的FPGA布局算法DPSA,使用动态的交换次数更新策略.计算结果表明,在4核的实验条件下,DPSA算法比以VPR为代表的串行算法在布局速度上平均提高了2.9倍,布局质量提高了4％,并且加速性能随着CPU核心的增加具有良好的扩展性.另外,由于各线程间采用同步通信的方式,DPSA算法具有确定性的布局结果.     

一种FPGA通用布线开关盒模型

提出了一种基于通用布线开关盒(GRB)的新型FPGA布线结构,该结构能够有效提高FPGA布线资源利用率.与VPR中的CB/SB布线结构和CS-Box结构相比,GRB结构能够进一步改善布通率和时序性能.MCNC基准电路测试结果表明:在布线开关数目相同的前提下,GRB结构能够将FPGA的综合性能平均提高4%.通过在GRB互连结构中引入快速布线通道,该结构在开关数目比CS/SB模型增加10.92%的情况下,能将时序性能提升17.50%.     

利用FPGA实现高速芯片的冷却风扇控制

风扇是高速芯片常用的冷却手段,它们能大幅度地降低高速芯片的温度,但也会产生大量噪声。根据温度调节风扇速度能明显地降低风扇噪声,但需要首先测量高速芯片的温度。在现场可编程门阵列(FPGA)中设计一个系统管理总线(SMBus)接口,与内含温度测量和自动风扇控制的芯片进行通讯,实现高速芯片的冷却风扇控制。重点介绍了SMBus接口标准的主要内容,详细描述了具体的硬件电路,并给出了FPGA设计中的几点注意事项。     

应用于FPGA芯片时钟管理的锁相环设计实现

设计了一种嵌入于FPGA芯片的锁相环,实现了四相位时钟、倍频、半整数可编程分频、可调节相位输出功能,满足对于FPGA芯片时钟管理的要求.锁相环采用了自偏置结构,拓展了锁相环的工作范围,缩短了锁定时间,其阻尼系数以及环路带宽和工作频率的比值都仅由电容的比值决定,有效地减小了工艺、电压、温度等对电路的影响.锁相环采用0.18μm CMOS数字工艺,嵌入复旦大学自主研发的FPGA芯片FDP-Ⅱ,经过流片验证,实现了工作频率范围10~600 MHz,整体电路功耗仅为29 mW,锁定时间小于4μs,峰峰值抖动小于±145 ps.     

基于FPGA芯片的音乐存储与回放系统实现

采用现场可编程门阵列FPGA芯片和VHDL硬件描述语言,以及层次化的自顶向下工程设计方法,实现了一个由数控分频器和四位拨码开关控制的可进行乐谱存储及演奏存储与回放的系统,研究表明,采用FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法.     

一种FPGA结构描述文件到布线资源图的转换系统

作为描述FPGA硬件资源的结构描述文件,不仅能被解析以抽取FPGA芯片内部的结构信息,并且能被转换到布线资源图以获得FPGA可编程布线资源的通用抽象模型。采用有向图来构建FPGA布线资源图和描述FPGA拓扑结构,其中FPGA的每个逻辑块端口或互连线段对应于布线资源图的顶点,FPGA的逻辑块端口与互连线段、互连线段之间的可编程通路构成了布线资源图的有向边集。然后阐述了FPGA结构描述文件到布线资源图转换系统的流程图,还给出了FPGA结构描述文件编译所需的EBNF表达式和结构线网到布线资源图的自顶向下转换算法。最后,在Windows平台下用C++实现了该转换系统,并选用Virtex-6型号Slice结构测试用例,进行了FPGA结构描述文件到布线资源图的转换,验证了FPGA结构描述文件到布线资源图转换系统的正确性和有效性。     

基于FPGA的接口芯片逻辑设计及仿真

分析了8255A芯片的结构和工作方式,用Verilog实现8255A芯片0方式下A、B口的读写,C口的置位,以及编程控制机制.经过ISE仿真与FPGA芯片的JTAG调试,结果证明:其功能能够满足接口实验的需求,为用FPGA扩展现有接口实验平台做出了探索.     

基于BIST方法的新型FPGA芯片CLB功能测试方法

新型FPGA普遍使用了6输入查找表以实现可编程逻辑,如Xilinx公司的Virtex 5系列、Ultrascale系列等.由于I/O数量有限,针对这些芯片的CLB功能测试,可选择ILA级联测试法并利用位流回读进行故障定位,但由于CLB存在路径互斥,覆盖所有故障所需配置较多,而位流回读较为缓慢,限制了定位速度.BIST测试法通过直接检测CLB的输出来发现故障,所需配置数量少于ILA级联法,但需要将测试激励传递到所有BUT导致端口负载大,布线存在困难.本文提出了一种将ORA中闲置资源配置为锁存器链,以便传递测试激励的方法.该方法降低了端口负载.同时利用剩余的逻辑资源建立扫描链,大幅加快了故障定位速度.在Xilinx 7系列FPGA上的实验结果表明,与其他文献所用测试方案比较,测试所需配置次数由30次降低到26次,故障定位所需时间在2.4MHz时钟驱动下可达61.35ns.     

SAA7111A芯片在视频图像处理FPGA设计中的应用

信息化产业的迅速发展促使视频图像处理技术广泛应用于各种领域,Philips公司生产的增强型视频输入处理芯片SAA7111A在图像处理前端实现了AD转换和解码的功能,该文介绍了该芯片的功能,并给出利用该芯片实现视频图像处理功能的FPGA板的软硬件设计方法。     

用FPGA实现高频时钟的分频和多路输出

FPGA(现场可编程逻辑门阵列)内部集成了四个全数字片内延时锁定环电路(Delay—Locked Loop，编写为DLL)，利用它能够实现对芯片输入时钟的零延时输出和时钟倍频，分频以及镜像操作等多种控制功能。本就是用DLL的功能来实现对64MHz的高频时钟的分频和多路输出。     

无线传感器网络路由协议开发及改进

随着传感器网络研究的不断深入,实现和改进可实用性强的路由协议是一项具有现实意义的工作。基于真实的无线传感器网络,在MICAZ节点实现并改进了Flooding和Gossiping协议,首先设计了Flooding协议的报文格式和路由表,并开发了单源结点和多源结点路由协议,且利用序列号方法缓解了Flooding协议存在的报文内爆问题。同时,在多源的Gossiping协议中,设计了广播应答机制和随机转发选择机制以消除两个相邻节点的之间的数据循环发送。最后,基于组建的实际网络对两种协议改进后的性能进行了比较分析。     

FPGA片上调试方法

介绍了现场可编程门阵列的片上调试的方法,分析了该方法的优缺点,并重点介绍了片上调试系统的组成结构,同时以XILINX公司现场可编程门阵列为例,结合Xilinx公司ChipScope工具的使用,详细介绍了片上调试方法的具体实现.     

Core Placement Algorithm for Multicast Routing with QoS Requirements

Differing from the source-oriented algorithms,the Core-Based Tree(CBT) multicast routing architecture establishes a single shared tree for multiple connections on a multicast group.Which results in higher ration of network resources utilization.In alluding to the problem of Core Placement,we propose a simple method(QOCP) to locate an optimal core node,which can minimize the multicast delay and inter-destination delay variation simultaneously.The simulation results show that our method is very effective,and outperforms the other algorithms studied in this paper.     

BPGR积木块自动布局和总体布线系统

超大规模集成电路(VLSI)的积木块布局布线是一个非常复杂的问题.本文介绍了我们自行研制的VLSI 积木块布局和总体布线系统BPGR.该系统包括积木划分、布局优化、通道划分、总体布线、交互式布局布线调整等过程.BPGR系统能最有效地利用芯片资源和最大限度地提高芯片性能·编程和实验证明,BPGR系统是VLSI 积木块布局布线设计的有效工具.     

基于FPGA先进加密算法(AES)的高速实现

在介绍有限域的概念及Rijndael算法结构,详细分析算法中基于GF(28)加法、乘法运算过程的基础上,详细阐述了使用FPGA高速实现运算关键部分的设计思路。针对FPGA设计中对速度与面积两项指标的不同要求,分别给出了两种方案,最后,给出本算法在FPGA实现方式下的性能指标。通过与国内外部分相关测试数据比较,该优化算法的性能比(MBps/Slice)明显优于其它设计。     

QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验(QC-LDPC)码具有优异的纠错性能,已被纳入空间数据系统咨询委员会(CCSDS)的近地轨道通信标准。分析了QC-LDPC码的特点,提出一种基于生成矩阵的编码方法。该方法利用循环矩阵特性简化生成矩阵的存储模式,减少了资源消耗,同时利用循环移位寄存器和累加器实现矩阵乘法,降低了编码算法复杂度。在Xilinx xc4vsx55 FPGA上,采用VHDL语言实现了CCSDS标准中(8176,7154)LDPC编码器的设计。仿真结果表明,设计的编码器资源占用较少,吞吐量约为228 Mbit/s。     

蓝牙系统中跳频算法的FPGA实现

跳频是蓝牙使用的抑制干扰的关键技术．在简要介绍扩频技术的基础上，对蓝牙系统基带部分的跳频算法进行了详细分析，并用VHDL完成该算法的硬件描述．在Xilinx ISE开发环境下完成综合及后仿真，通过蓝牙标准提供的样本数据的测试验证，最后下载到Xilinx Virtex-II器件上实现．该设计的实现可应用于蓝牙基带芯片的研发．     

Bayer格式图像压缩方法及FPGA实现

单片CCD或CMOS传感器数字相机采用CFA获得彩色图像信息。在分析Bayer格式图像特殊性的基础上,讨论了Bayer图像的几种压缩方法,提出了用色度空间和频域误差等多种方法评价压缩算法性能的方法,这些方法较全面地反映了算法的性能差异并为合理选择提供了依据。最后,提出了一种算法的FPGA实现方案,经验证其性能满足设计要求。     

FPGA实现流水线结构的FFT处理器

针对高速实时信号处理的要求,介绍了用现场可编程逻辑阵列(FPGA)实现的一种流水线结构的FFT处理器方案.该FFT处理器能够对信号进行实时频谱分析,最高工作频率达到75 MHz.通过对采样数据进行加窗处理来减少了频谱泄漏产生的误差.为了提高FFT工作频率和节省FPGA资源,采用了由1 024点复数FFT计算2048点实数FFT的算法.此外还介绍了一种计算复数模值的近似算法.