首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 31 毫秒
1.
设计了一款适用于单芯片集成真空传感器的10位SAR型A/D转换器.轨至轨比较器通过并联两个互补的子比较器实现.信号采样时,比较器进行失调消除,提高电路的转换精度.电路采用0.5μm2P3M标准CMOS工艺制作.系统时钟频率为20MHz,输入电压范围为0~3V.在1.25MS/s采样率和4.6kHz信号输入频率下,电路的信噪比为56.4dB,无杂散动态范围为69.2dB.芯片面积为2mm2.3V电源电压供电时,功耗为3.1mW.其性能已达到高线性度和低功耗的设计要求.  相似文献   

2.
提出并仿真验证了一种用于互补金属半导体氧化物图像传感器的10 位数字相关双采样列级两步单斜模数转换器. 数字相关双采样通过减法器实现,使像素复位信号与像素曝光信号的量化结果在数字域作差,降低了列级读出电路中非理想因素的影响;比较器采用基尔伯特单元,避免了传统两步单斜ADC 中因记忆电容的使用所导致的时钟馈通和斜坡斜率误差的问题. 通过在Matlab 中建模仿真验证,ADC 的信噪失真比为61.4 dB,有效位为9.9 bit,量化周期为140 个时钟周期. 与传统10 位数字相关双采样单斜ADC 相比,可节省2 170 个时钟周期,同时其平均FPN 较传统两步单斜结构可以降低0.81 LSB.  相似文献   

3.
提出了一种基于伪随机补偿技术的流水线模数转换器(ADC)子级电路.该子级电路能够对比较器失调和电容失配误差进行实时动态补偿.误差补偿采用伪随机序列控制比较器阵列中参考比较电压的方式实现.比较器的高低位被随机分配,以消除各比较器固有失调对量化精度的影响,同时子ADC输出的温度计码具有伪随机特性,可进一步消除MDAC电容失配误差对余量输出的影响.基于该子级电路设计了一种12位250 MS/s流水线ADC,电路采用0.18μm 1P5M1.8 V CMOS工艺实现,面积为2.5 mm2.测试结果表明,该ADC在全速采样条件下对20 MHz输入信号的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,积分非线性误差(INL)为-0.4~+0.65 LSB,微分非线性误差(DNL)为-0.2~+0.15 LSB,功耗为320 mW.  相似文献   

4.
设计了用于CMOS图像传感器列级信号处理系统的10位模数转换器.该模数转换电路采用两级转换的方式,转换速度较单斜ADC提高了近8倍.设计了电阻阵列式多路斜坡发生器、级联结构比较器、数字纠错和消失调等电路,该ADC在不增加工艺成本的条件下满足了10位精度的要求.电路采用Chartered 0.35μm工艺制造.测试结果表明,该模数转换器的INL±0.5 LSB,DNL±0.5 LSB,信噪比为58.364 7 dB.  相似文献   

5.
为实现高速低功耗的模数转换,设计了一个工作电压为3.3 V,采样精度为10 bit,采样频率为40 MS/s,流水线结构的模数转换器(ADC).该ADC基于0.35μm互补金属氧化物半导体(CMOS)工艺,通过优化运算跨导放大器(OTA)和低失调动态比较器电流,提高了转换精度,降低了功耗.ADC采用差分输入输出电路,减小了系统噪声的影响.其信噪比为58.3 dB,有效位数为9.4 bit,核心电路面积为1.2 mm×0.8 mm,功耗小于30 mW.  相似文献   

6.
设计了一种乒乓结构的误差放大器,采用改进的自动调零技术,实现连续时间内的信号放大和失调消除.利用可变增益电流镜构造了带辅助输入端的运放,克服了传统的失调存储技术对环路稳定性的影响.由于失调周期性的校准,很大程度上减小了开关频率范围内的1/f噪声,还可以消除由温度变化引起的运放失调漂移.采用0.6μm CMOS工艺进行了仿真验证,结果表明,误差放大器低频增益可达91.96 dB,-3 dB带宽为11.58 kHz,静态耗电流仅为14μA,失调消除电路可将1~20 mV的输入失调电压消除至20μV以内.  相似文献   

7.
描述了一种高性能CMOS线阵288×4读出电路的设计.该读出电路是一个大规模混合信号电路,集成了时间延迟积分以提高信噪比,实现了缺陷像素剔除以提高阵列的可靠性.其他特征包括积分时间可调,多级增益,双向扫描,超采样,以及内建电测试.该芯片采用1.2μm双层多晶硅双层金属CMOS工艺.测量得到的总功耗约为24mW,工作电压5V.  相似文献   

8.
介绍了一种适合于高速模数转换器(ADCs)的预放大-锁存(preamplifier-latch)CMOS比较器.此电路结构包括一个预放大器、锁存比较器和输出缓冲器.在预放大器和正反馈锁存比较器之间加入分离电路,以此来减少回扫(kickback)噪声对电路的影响.采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,该比较器在时钟频率为500 MHz,采样频率为40 MHz的时候,可以达到30 μV的精度,功耗大约为0.6 mW.  相似文献   

9.
针对传统电流比较器功耗高、精度低等问题,提出了一种基于Wilson电流源的CMOS电流比较器电路.它由Wilson电流源、差分放大器和输出增益级3部分组成.由于Wilson电流源具有较好的恒流特性以及较高的输出阻抗,所以该电流比较器具有较高的比较精度和低延迟的传播特性.采用TSMC 0.18 CMOS工艺HSPICE模型参数对该电流比较器的性能进行了模拟,该电路具有较高的比较精度,当参考输入电流为5 nA时,电路正常工作.当输入差分电流为1μA时延迟为2.2 ns,电路的功耗在TT(typical)工艺角下为95μW.结果表明,该CMOS电流比较器具有较大的速度/功耗比,性能受工艺偏差影响较小,适用于高速、低功耗电流模集成电路.  相似文献   

10.
采用流水线结构完成了一个10位精度150MHz采样率的模数转换器的设计.通过采用动态比较器降低电路的功耗.在采样保持电路中使用一种新颖的自举开关,可减小失真,使得电路在输入信号频率很高时仍具有很好的动态性能.芯片采用台积电(TSMC)0.25μm CMOS工艺,其有效面积为2.8mm2.测试结果表明,最大积分非线性误差和微分非线性误差分别为1.15LSB和0.75LSB;在150MHz采样率下,对80MHz信号转换的无杂散动态范围为52.4dB;功耗为97mW.  相似文献   

11.
提出了一种应用于时间延时积分型CMOS图像传感器的读出方法,可以有效的消除3管像素的复位噪声.采用了跨行双采样方法,使得执行减法操作的2个电压信号分别来自于不同行的像素,方法与经过优化的滚筒式曝光方式相结合,可以将像素的复位噪声在传感器的信号累加过程中加以消除.使用软件对该方法进行了仿真,结果表明该方案可以有效的消除复位噪声.  相似文献   

12.
近年来提出的压缩感知理论将信号采样和压缩同时进行,突破了奈奎斯特采样定理的限制,为低采样高分辨率成像提供了可能.为此,提出了一种基于CMOS图像传感器的压缩感知成像算法,采用并行处理策略对CMOS图像传感器A/D转换前的模拟像素矩阵进行压缩采样,减轻了A/D转换模块的负担,大大降低了CMOS图像传感器的功耗,并且该算法实现电路简单.仿真结果表明,所提算法能快速有效地进行测量值的获取,利用TVAL3算法重构的图像主客观质量较好.  相似文献   

13.
提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR锁存器3部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对SR锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用TSMC 0.18μm互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1.8V,时钟频率为1GHz时,比较器精度达0.3mV;最大输入失调电压为8mV,功耗为0.2mW;该比较器具有电路简单易实现、功耗低的特点.  相似文献   

14.
提出了一种新的闩锁型比较器结构。由于它的低kickback噪声特性,此比较器特别适合应用于差分模拟-数字转换器(ADCs)。电路采用标准 0.35μm 的工艺进行模拟,结果显示此比较器在 3.3V 电源下采样频率为 400Ms/s,并且kickback噪声比传统结构减少了88%。  相似文献   

15.
介绍了一个用于高速串行通信中的新颖的高速预放大器和采样器.们负责对接收到的信号进行预放大和采样.其中,预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度.接收采样器采用SCFL结构,能够达到很高的工作速度.电路采用0.13μm CMOS工艺制造,工作电压为1 V,接收信号速率最高可达5 Gb/s.测试表明,接收预放大器功耗6 mW,采样器功耗2 mW.接收器输入信号差分峰-峰值150 mV条件下接收误码率小于10-12.  相似文献   

16.
用于流水线ADC的预运放-锁存比较器的分析与设计   总被引:1,自引:0,他引:1  
提出了一种应用于开关电容流水线模数转换器的CMOS预运放-锁存比较器.该比较器采用UMC混合/射频0.18μm 1P6M P衬底双阱CMOS工艺设计,工作电压为1.8 V.该比较器的灵敏度为0.215 mV,最大失调电压为12 mV,差分输入动态范围为1.8V,分辨率为8位,在40 M的工作频率下,功耗仅为24.4 μW.基于0.18μm工艺的仿真结果验证了比较器设计的有效性.  相似文献   

17.
介绍了一个用于高精度模数转换器,采用 0.25μm CMOS工艺的高性能采样保持电路。该采样保持电路的采样频率为 20MHz,允许最大采样信号频率为 10MHz,在电源电压为 2.5V 的情况下,采样信号全差分幅度为 2V。通过采用全差分flip-around结构,而非传统的电荷传输构架,因而在同等精度下,大大降低了功耗。为了提高信噪比,采用自举开关。Hspice仿真结构显示:在输入信号为 5MHz 的情况下,无杂散动态范围(SFDR)为 92.4dB. 该电路将被用于一个14位 20MHz 流水线模数转换器。  相似文献   

18.
针对基于CPU的脉宽调制控制的不足,给出一个基于FPGA的脉宽调制直流电机控制方案,提出FPGA电机控制电路和数字比较器的VHDL设计方法.计算机仿真和控制结果表明,该电路能有效地产生PWM控制信号控制电机的转速,且控制精度由FPGA中的数字比较器决定.  相似文献   

19.
提出了一种应用于助听器的单环3阶开关电容ΣΔ调制器,采用双采样技术通过提高过采样率来改善调制器的性能,详细分析了双采样中电容失配的影响.为进一步降低功耗,OTA采用了class-AB结构,并对后级的运放进行了缩放.采用栅压自举技术消除了低压下CMOS开关的开通电阻由于栅源电压变化而引起的非线性问题.整个调制器过采样率128.后仿结果表明,在SMIC 0.13μm CMOS MIX Signal工艺下,输入信号为2 kHz时该调制器在8 kHz信号带宽内,达到了92 dB的信噪失真比.在1 V电源电压下功耗仅为38μW.核心版图面积为0.25 mm2.  相似文献   

20.
采用斩波稳定技术设计了一款低噪声CMOS放大器.该放大器用于神经信号的检测和放大,包括调制解调器、rail-to-rail输入放大级、带通滤波器、低通滤波器和振荡器5个模块.其中,rail-to-rail输入放大级提高了电路的输入共模范围,带通滤波器减小了残余失调,整个斩波稳定系统使电路显现低噪声特性.该电路采用TSMC 0.35μm CMOS工艺进行了仿真流片设计,低频等效输入相关噪声谱密度为13.2 nV/sqrt(Hz),开环增益为100 dB,3 dB带宽10 kHz,芯片面积为980μm×450μm.仿真结果显示,基于斩波稳态技术的低噪声放大器可作为一种有效的神经信号检测的前端电路.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号