全数字化高速数传解调器的设计与实现

针对千兆量级高速数传信号解调器,给出一种全数字化解调方案。在FPGA中采用并行结构实现下变频、载波恢复、时钟恢复以及信道均衡。测试结果表明,该方案能有效的实现信息速率2 400 Mbps高速数传信号解调,解调损失小于2 d B。     

基于FPGA的QPSK调制解调的系统仿真

本文针对传统的四相移键控(QPSK)的调制解调方式提出一种基于高速硬件描述语言(VHDL)的数字式QPSK调制解调模型。这种新模型便于在目标芯片FPGA/CPLD上实现QPSK调制解调功能。文中介绍了QPSK调制解调的原理,并基于FPGA实现了QPSK调制解调电路。并给出了可编程逻辑器件FPGA的最新一代集成设计环境QuartusⅡ进行系统仿真的仿真结果。     

IEEE 802．11a中QPSK解调的FPGA设计与实现

分析了IEEE802.11a中QPSK信号的调制解调原理,给出了一种针对2个支路的FPGA解调的实现方案,并对解调方案进行了软件仿真,得到了正确结果．在此基础上,以EPF10K30AQC208-3芯片作为主芯片,完成了验证调制解调过程的硬件电路设计,并制作电路板硬件实现了该解调过程,经滤波器滤波后从其实部和虚部两路输出得到了正确结果、文中以FPGA为处理器,提出并验证了一种实现物理层中QPSK信号的2个支路解调的新方案．     

28GHz射频解调器设计与实现

针对Ka频段的宽带信号解调给出了基于射频直接解调的高速解调器设计方案。通过六端口直接变频,以及FPGA的并行载波恢复、时钟同步、信道均衡实现Ka频段高速信号解调。测试结果表明,该方案在28 GHz实现了2 400 Mb/s高速信号解调,解调损失小于2 dB。     

水下声学调制解调器动态可重构数字系统设计与实现

提出一种动态可重构的水下声学调制解调器数字系统, 此系统将调制、解调模块定义为可重构模块, 根据水下声学信道的检测结果, 动态调整其调制解调方式和数据率, 以提供低误码率、低能耗的通信。在Xilinx XUPV5 FPGA开发板上完成数字系统的实现与软硬件协同验证, 结果表明功能正确, 数字系统可以动态配置为2FSK和2PSK模式。与传统FPGA实现方法相比, 动态可重构的设计方法提高了算法设计的灵活性, 节约了数字系统硬件实现的资源。     

OQPSK调制/解调器的FPGA跨平台实现方法

根据软件无线电设计思想,在未调用任何现有的IP核或者硬核的基础上,提出一种能在不同FPGA平台上实现的全数字OQPSK调制解调器方案,给出关键模块的实现原理和VHDL源代码.基于Xilinx公司的Virtex-IIPro开发板实现整个系统.测试结果表明,该系统能正确实现OQPSK调制和解调的功能,达到预期目标.     

水下声学调制解调器动态可重构数字系统设计与实现

提出一种动态可重构的水下声学调制解调器数字系统,此系统将调制、解调模块定义为可重构模块,根据水下声学信道的检测结果,动态调整其调制解调方式和数据率,以提供低误码率、低能耗的通信。在Xilinx XUPV5 FPGA开发板上完成数字系统的实现与软硬件协同验证,结果表明功能正确,数字系统可以动态配置为2FSK和2PSK模式。与传统FPGA实现方法相比,动态可重构的设计方法提高了算法设计的灵活性,节约了数字系统硬件实现的资源。     

QPSK调制／解调电路的verilog HDL模型与功能仿真

本文介绍了QPSK（四相移键控）数字调制／解调技术的原理,建立了一种基于高速硬件描述语言（verilogHDL）的数字式QPSK调制／解调模型,并应用FPGA硬件平台实现了相关的电路设计,给出了基于新一代专业仿真环境Modelsim—abe的系统仿真过程及结果分析。     

基于FPGA的FM解调位同步系统设计与实现

介绍了一种基于FPGA的FM解调/位同步系统的设计与实现.首先给出了系统的设计方案;然后,介绍了系统的仿真模型及利用Simulink和ModelSim实现对系统HDL代码的联合仿真验证;最后利用Altera公司Stratix II系列FPGA与Analog Device Inc.公司的ADC芯片等完成该FM解调/位同步器系统的硬件实现.     

基于FPGA的数字化频分副载频解调器分析

利用可编程逻辑阵列(field programmble grate array,FPGA)技术实现副载频解调器的数字化处理,能较好地解决信号处理,提高解调精度。介绍了数字化副载频解调器的基本原理、设计方案和一种新的分布式算法(distributed arithmetic,DA),结合数字滤波器的特点,采用FPGA技术方法给予实现。用MAXPLUS软件对其进行了仿真,并对误差进行了较全面的分析。结果表明:利用FPGA技术实现数字化副载频解调器,既保证了通信的及时性、可靠性,提高了解调精度,又节约了大量资源,简化了系统结构。     

基于FPGA的Turbo码译码实验平台设计

实现一种基于FPGA的Turbo译码器实验平台,包括译码数学模型、FPGA实现方案、测试结果及分析。系统采用一个通用硬件平台和模块化的软件设计,可对译码算法和迭代次数进行可视化设置。通过仿真与实际测试,结果正确且工作稳定可靠。     

基于FPGA的高速图像采集系统

提出了一种基于FPGA的高速图像采集系统硬件方案.论述了高速、高分辨率图像采集系统的工作原理,从迸发数据暂存、大容量数据转存、高解析度、高帧频图像的实时传输及大容量数据终端传输等内容的研究完成了系统设计.对硬件电路的测试结果表明,该系统能够对图像传感器产生的高速大容量数据流进行采集存储,以FP-GA为核心处理器设计的高速图像采集系统大大简化了系统硬件结构,提高了系统可靠性.     

基于FPGA的直流伺服系统设计

本文介绍了基于FPGA的直流伺服系统的设计。主要包括硬件电路组成、软件流程。FPGA的高速性与硬件支持是理想的设计数字伺服系统器件。利用Altera公司的DSP Builder可以方便快捷的在MATLAB中对部分功能进行仿真,测试其可行性,再生成FPGA的硬件描述语言,大大简化了设计流程与难度。     

FPGA中主脉冲波形的输出和触发输出的实现

对脉冲/数据发生器波形产生模块的硬件设计进行了详细阐述。首先设计了系统硬件的功能,然后完成了脉冲发生器核心高速FPGA的设计,重点分析了FPGA中的主脉冲波形的输出和触发输出的实现方法,通过仿真表明输出波形符合设计要求。     

一种基于FPGA的面向网络应用的开发平台设计

提出了一种基于FPGA的面向网络应用的开发平台设计,介绍了平台的设计实现原理以及软硬件组成,描述了硬件设计中FPGA芯片及其他元器件的选取,以及软件及硬件逻辑模块设计,明确了为开发者提供的二次开发接口及由开发者开发实现的功能模块,最后给出了流量采集系统设计实例。开发者可利用本平台完成自定义网络设备的开发,在硬件层次上完成网络数据包的分析、处理及转发等功能,实现对网络数据的硬件高速处理。     

基于FPGA控制的LED点阵汉字滚动显示器的设计

主要研究基于VHDL语言和FPGA的LED点阵汉字滚动显示器的设计。在介绍16×16LED点阵块工作原理的基础上,给出了基于FPGA的系统硬件电路,以及LED点阵实现汉字滚动的设计方法,并在QuartusⅡ软件集成开发环境下对整个系统的软件进行了仿真测试,实验仿真及硬件测试结果表明设计完全满足要求。该设计具有较为重要的应用价值。     

基于FPGA的VGA图像控制器的设计与实现

依据VGA显示原理,利用VHDL作为设计语言,设计了一种基于现场可编程器件FPGA的VGA多图像控制器,并在硬件平台上实现设计目标。与传统的设计相比,增加了图像模式的选择,便于嵌入式系统应用扩展。使用FPGA代替VGA的专用显示芯片,可以提高数据处理速度,节约硬件成本。     

基于FPGA 的并行数码管显示控制设计

论述了采用Verilog HDL设计语言开发串行输入的多组多位数码管显示的设计思想.在硬件物理层实现串行数据的接收和硬件编码,而该物理层是采用VerilogHDL编程在FPGA上实现.利用FPGA硬件执行的并行性解决传统设计方法中难以克服的多组多位数码管显示抖动问题,这也是一种充分利用FPGA资源换取系统性能的设计方法,也易于实现数码管显示的扩展.本设计方案的VerilogHDL源代码已经完成综合并通过了布局布线后的时序仿真,系统性能完全满足实际需求.     

基于FPGA的三相电基本参数测量系统设计

以全相位FFT为理论基础,将SOPC技术应用到电力系统电网参数测量系统中,充分利用FPGA的硬件高速并行运算能力,并移植UCGUI界面系统,将测量结果显示在LCD上,设计了一个基于现场可编程门阵列(FPGA)的三相电频率、相位差、幅值3个基本参数的测量系统,实现了数字化三相电基本参数的测量.     

基于AD9430的数字接收机设计与实现

介绍了一种基于AD9430的数字接收机的设计,给出了系统实现的具体方案,并对各部分硬件电路的设计进行了阐述.对FPGA内部各主要功能模块设计做了详细介绍,给出了各功能模块的具体实现结果,并通过仿真验证了各功能模块的正确性.该系统可以在硬件平台不变的情况下,通过改变软件程序实现不同功能和技术指标的系统,具有较高的通用性和实用价值.