基于白光LED的可见光通信接收机专用集成电路设计

可见光通信接收机集成电路采用UMC 180 μm标准CMOS工艺设计,与传统光纤通信接收机不同,发射端基于白光LED.接收机电路使用有源电感、后均衡和负米勒电容技术以提升带宽,采用直流偏移消除反馈网络稳定电路直流电平.仿真结果表明,电路-3 dB带宽大约为436.5 MHz,输出稳定增益50 dB,功耗为7.06mW.对比传统分立元件搭建的电路系统,集成光接收机不仅功耗和便携性上有优势,带宽提升也有潜力.     

基于硬件预均衡电路的高速可见光通信系统

 可见光通信（VLC）是一种新型无线光通信技术,它将照明和通信结合起来,因此具有极其广阔的应用前景,成为近年来研究的热点。目前VLC发展的主要瓶颈在于,LED有限的调制带宽限制了VLC系统的传输速率。为解决这一问题,可见光通信系统中使用了硬件预均衡电路,设计并使用了单双级联桥T幅度均衡器,结合自适应比特功率加载正交频分复用（OFDM）技术,有效地提高了可见光通信系统的调制带宽和传输速率。     

基于分集接收技术的可见光接收机前端电路

为了减弱噪声对可见光通信质量的影响,提高可见光通信系统的抗干扰性,基于台积电180 nmCMOS工艺,提出了一种抗噪能力较强的可见光接收机前端电路.电路主要包括跨阻放大器、限幅放大器、直流偏移消除网络和输出缓冲级.输入端对信号进行两路接收,通过印制电路板绘制把外部两个光电二极管相连,对接收到的光电流信号进行等增益合并,合并信号作为输入信号提供给光接收机模拟放大电路,这种设计实现了分集接收技术,提高了光通信系统的信噪比.跨阻放大器采用调节型共源共栅结构,共源结构作为反馈环路,降低芯片的输入阻抗,共漏结构提高了跨阻放大器的带负载能力.限幅放大器采用改进CherryHooper型限幅放大器结构,引入反馈电阻降低级间等效电阻,扩展有效带宽,并通过增加负载电阻为支路提供偏置电流,有效提高了电路的输出范围.测试结果表明,在电源电压为1.8 V、光电探测器等效电容为5 pF时,光接收机的跨阻增益为88 dBΩ,-3 dB带宽为510 MHz,在误码率小于3.8×10-3的条件下实现了600 Mb/s的数据传输.芯片功耗为43.62 m W,整体面积为624μm×823μm,当误码率为10-9时,基于分集接收的光接收机的灵敏度为-11.5 dBm.对比实验表明,分集接收技术降低了可见光通信的误码率,提高了通信质量,因此基于分集接收技术的光接收机有望应用于室内可见光通信系统领域.     

LED可见光通信系统驱动电路的设计

可见光通信是一种新型的无线通信技术,利用LED实现照明和信号的无线传输,而LED驱动电路对可见光通信系统具有重要作用,影响光源的发光效率和信号的传输距离。通过对LED驱动原理的分析,设计了基于直流驱动和交流驱动的LED可见光通信系统的驱动电路。结果表明,设计的驱动电路可以有效进行信号的无线传输,实现了无线通信和照明功能。     

应用于宽带Δ-∑ ADC的多级运算放大器

为提高运算放大器的带内增益和带宽,提出了一款应用于长期演进(LTE)接收机中宽带Δ-∑模数转换器(ADC)的四级运算放大器.该运算放大器采用前馈Gm-C和密勒补偿相结合的混合型频率补偿方法,以保证运算放大器的稳定性.文中采用0.13μm1P6M CMOS工艺设计了一款高性能的四级运算放大器,并将该运算放大器应用于宽带Δ-∑ADC中.测试结果显示:该运算放大器在1.5 V供电电压下可获得72.8 d B的直流增益、442 MHz的增益带宽积和101 V/μs的转换率;在相同的功耗和带宽下,该放大器的带内(0~10 MHz)增益比传统的两级放大器提高了6 d B以上;采用该运算放大器的宽带Δ-∑ADC在10 MHz的信号带宽下具有68 d B的信噪比和78 d B的无杂散动态范围.     

移动数字电视调谐器中低噪声模拟滤波器的设计

为了降低零中频移动数字电视调谐器中模拟滤波器的噪声,提出了一种新的基于低噪声运算放大器设计的技术.该技术通过对运放共模回馈小信号等效电路的分析,采用左半平面零点对电路进行稳定性补偿,在保证相位裕度的前提下优化晶体管尺寸,降低低频闪烁噪声.仿真结果表明,同优化前相比,该运放在1 kHz处的噪声系数降低约3.4 dB.应用该技术设计了一个8阶切比雪夫Ⅱ型低通滤波器,该滤波器具有2.85 MHz、3.33 MHz、3.8 MHz 3种可编程带宽模式,在偏离带宽1.4 MHz处实现了45 dB衰减.芯片采用台积电0.18μm混合信号1P 6M CMOS工艺设计,面积为2.4 mm×0.72 mm.对电路进行了带版图寄生的后仿真,结果表明滤波器的噪声性能满足系统设计要求.     

基于硅光电池的无源可见光通信接收模块设计（英文）

基于太阳能电池的集成化,提出了1种用于光电识别(OEID)的可见光通信无源接收模块,利用硅光电池无需额外供能便可探测光信号并转化为电信号的特点,作为可见光接收器件,实现对空间可见光信号的无源探测和传输.电路部分采用TSMC 0.18μm标准CMOS工艺实现.设置光电池在500 lx的光照度条件下工作,为电源管理部分提供2 V的输入电压,输出为1.8 V;接收部分3 d B带宽为67.2 kHz,输出为0-1.8 V标准数字信号.整体芯片面积为615×460μm~2,电路的静态功耗约为1.5 m W.     

用于全数字发射机的数字上变频电路

通过分析数字上变频器系统的工作过程及其主要参数对输出信噪比的影响,合理设计差分电压、预加重电路和高速串行发送器等的布局,有效提高数字上变频电路的性能.实际仿真和硬件测试表明,所设计的数字上变频器可将基带信号直接上变频到907.2 MHz频率上,实现阻带衰减达35 d B,提高了发射端信号的有效性和准确性,可以满足全数字发射机的应用要求.     

采用ACO-OFDM调制新型可见光-射频识别标签系统

针对电磁波通信的传统射频识别标签系统有辐射,稳定性差的问题,提出一种采用非均匀限幅光正交频分复用调制(asymmetrically clipped optical-orthogonal frequency division multiplexing,ACO-OFDM)终端为数字标签的可见光通信系统。该系统将ACO-OFDM调制技术与可见光通信系统结合,对终端标签完成读写操作。为了提高可见光通信的稳定性,采用了ACO-OFDM调制提高了可见光信道的带宽利用率并且有效抵抗了信道间干扰,增强了可见光信道的稳定性。按照系统的设计分层,依次对终端标签芯片、调制解调、光发射机、接收机进行介绍。其中,终端标签芯片以及发射机,接收机电路基于UMC18 CMOS工艺流片,调制解调模块基于FPGA设计。仿真结果表明,该可见光射频识别标签系统的数字部分和模拟部分均能正常工作,实现了可见光对终端标签进行读写。     

一种用于光电标签的高电源抑制比的低压差线性稳压器设计

高电源抑制比低压差线性稳压器(LDO)采用UMC 0.18μm标准CMOS工艺进行流片,电路中采用偏置电流提升技术、偏置复用等技术来降低LDO的功耗.为保证LDO的稳定性,电路采用密勒补偿技术增强系统的相位裕度.同时,采用前馈结构来提高在低静态电流时LDO的瞬态响应.输入电压为光电池所提供的2 V电压,输出电压为1.8 V,该稳压器的最大负载电流约为13 m A.当负载电流为2 m A时,电源抑制比约为-67d B,其带宽在6 k Hz左右.稳压器的静态电流约为32.2μA,芯片面积为320×224μm~2.     

一种宽频带大摆幅的三级CMOS功率放大器

设计了一种用于耳机驱动的CMOS功率放大器,该放大器采用0.35μm双层多晶硅工艺实现,驱动32Ω的电阻负载.该设计采用三级放大两级密勒补偿的电路结构,通过提高增益带宽来提高音频放大器的性能.仿真结果表明,该电路的开环直流增益为70dB,相位裕度达到86.6°,单位增益带宽为100MHz.输出级采用推挽式AB类结构,能有效地提高输出电压的摆幅,从而得到电路在低电源电压下的高驱动能力.结果表明,在3.3V电源电压下,电压输出摆幅为2.7V.     

低功耗33MHz采样频率,10比特流水线结构的模数转换器

介绍了一个 33MHz,10bit,3 3V流水线结构的模数转换器 (ADC) .该ADC采用了一种带预放大级的运算放大器和一种动态比较器来降低功耗 ;采用了电荷泵电路来提升时钟信号的电压 ;采用了一个恒跨导偏置电路 .本芯片在 0 35 μmCMOS工艺上实现 ,芯片面积为 1 2× 0 .4mm2 .芯片工作在 33MHz时功耗为 6 9 4mW ,采样 16MHz正弦信号时的信噪比 (SNDR)为 5 8 4dB .     

应用于OFDM-UWB接收机的CMOS信号强度指示器

给出一种应用于超宽带零中频接收机的宽带RSSI电路.改进了传统的全波整流器,解决了增大其带宽与减小静态输出电流的矛盾,使其带宽提高到300MHz的同时消除了输出静态电流.采用0.13μm CMOS工艺,芯片面积为1.27mm2.测试结果表明RSSI工作带宽为300MHz,在-64～-4dBm输入范围内,检测误差小于±1.5dB,在1.2V电压下消耗电流10.6mA.     

基于SiGe BiCMOS工艺的高速光接收机模拟前端电路

基于IBM 0.18,μm SiGe BiCMOS工艺,设计了一款12.5,Gb/s的全差分光接收机模拟前端电路.该电路由跨阻放大器、限幅放大器、直流偏移消除电路和输出缓冲级组成.为获得更高的带宽,本文对Cherry-Hooper结构进行了改进,设计出一种三级级联的限幅放大器,而直流偏移消除电路则使用了差分有源密勒电容(DAMC)来替代传统的片外大电容,提高了电路集成度和稳定性.版图后仿结果表明,在探测器等效电容为300,f F的情况下,光接收机前端电路的跨阻增益为97,d B,-3,d B带宽为11.7,GHz,等效输入噪声电流小于14.2,pA/Hz~(1/2),芯片核心面积为720,μm×700,μm.     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

一种带消失调电路的高线性度可变增益放大器

基于0.18μm CMOS工艺,设计了1种带消失调电路的高线性度可变增益放大器,在实现增益d B线性连续可调的前提下,提高了放大器的线性度;同时,设计了1种片上滤波器型消直流失调电路,可实时抑制放大器的输出直流失调电压.后仿结果表明,在3.3 V的供电电压下,连续增益动态范围为(-21.5)-21.5 d B,-3 d B带宽为27.5 MHz,在0 d B增益下,输入1 d B压缩点为10.7 d Bm,等效输入直流失调电压标准差为1.831 m V.     

CMOS光接收机主放大器设计

本文利用CMOS工艺设计一种用于SDH STM-4速率级（622Mbit／s）光纤用户网的光接收机放大电路。此电路由输入缓冲、输出缓冲、主放大单霉、偏置补偿电路四部分组成，通过直接耦合技术来提高增益，降低功耗，利用有源电感负载来提高系统带宽。采用商用SmartSpice电路仿真软件和CSMC-HJ 0．6μm工艺参数对该电路进行仿真。结果表明，该电路在5V工作电压下中频增益为81dB，3dB带宽为470MHz。     

应用于FPGA芯片时钟管理的锁相环设计实现

设计了一种嵌入于FPGA芯片的锁相环,实现了四相位时钟、倍频、半整数可编程分频、可调节相位输出功能,满足对于FPGA芯片时钟管理的要求.锁相环采用了自偏置结构,拓展了锁相环的工作范围,缩短了锁定时间,其阻尼系数以及环路带宽和工作频率的比值都仅由电容的比值决定,有效地减小了工艺、电压、温度等对电路的影响.锁相环采用0.18μm CMOS数字工艺,嵌入复旦大学自主研发的FPGA芯片FDP-Ⅱ,经过流片验证,实现了工作频率范围10~600 MHz,整体电路功耗仅为29 mW,锁定时间小于4μs,峰峰值抖动小于±145 ps.     

0.35μm高速真随机数芯片设计

设计了一种基于混合布尔网络的混沌真随机数发生器,其熵源由18节点自治布尔网络构成,用于产生高幅值(～3 V)、大带宽(～780 MHz)的布尔混沌;利用同步布尔网络对布尔混沌进行采样、量化,最终实现了实时速率为100 Mbps的真随机数产生。同时完成了真随机数发生器的ASIC芯片设计,芯片采用中芯国际SMIC 0.35μm 3.3 V CMOS标准工艺,核心电路面积0.02 mm~2.利用Cadence Spectre仿真器,对芯片版图进行了后端仿真验证。仿真结果表明,该芯片可以在100 MHz时钟下输出满足随机性检测标准的真随机数序列。     

新型高频高线性CMOS跨导线性电流模乘/除法器设计

针对传统CMOS电流乘除法器存在线性度不高、工作频率低等缺点,提出一种以平方根电路、平方/除法器电路为核心的基于MOS管跨导线性原理的新型高频高线性CMOS电流模乘/除法器。在TSMC0.35μm CMOS集成工艺下进行HSPICE仿真测试表明:该电路在3V电源电压下,-3dB带宽可达到35.1MHz,电源静态功耗为202.68μW,输出电流为0～25.1μA,非线性误差为0.85%,总谐波失真为0.14%。本文提出的乘除法器电路与Tanno、Lopez等提出的基于跨导线性原理的乘除法器电路相比,优点在于-3dB带宽提高了,功耗降低了,电源电压降低了,线性度提高了,精度提高了,并且采用了相对更先进的0.35μmCMOS工艺,可缩小芯片面积,节约成本。