JPEG 2000高速MQ编解码器的VLSI实现

提出了一种应用于JPEG2000标准的高速MQ编解码器的VLSI架构,该架构对JPEG2000中的标准MQ编解码流程进行了优化,采用条件判断归纳化简、零检测和整体移位等方法来达到高速编解码的目的．采用3级流水线结构的MQ编解码器架构,编解码器的工作效率可以达到1bit／cycle,并且在速度与面积之间达到了很好的平衡。     

JPEG编码器的设计与VLSI实现

随着图片和视频的信息量变得越来越大,对这些信息进行压缩和存储十分必要,设计了一种高性能的联合图像专家组(JPEG)图像编码器。首先,采用Verilog HDL语言对JPEG中二维离散余弦变换(DCT)、量化以及熵编码等关键模块进行了建模,并对各个模块分别进行了仿真和验证,通过比较MATLAB和Modelsim的仿真结果验证所设计功能模块的正确性;在此基础上,完成了JPEG编码器的整体设计,并选取标准测试图片对其进行功能验证,通过比较原始图片和重建JPEG图像得到PSNR值,验证结果表明所设计的JPEG编码器满足应用需求;最后,对JPEG编码器进行了超大规模集成电路(VLSI)硬件实现,在SMIC180 nm工艺下,用Synopsys Design Compiler对设计进行综合,用Cadence SOCEncounter对综合后的门级网表进行布局布线,物理实现结果如下:工作在100 MHz下,芯片的功耗为460 mW,最终布局布线之后的面积为10.7 mm~2。所设计的编码器可以作为IP核应用于其他图像或者视频处理芯片之中。     

JPEG2000全并行位平面编码器的VLSI设计验证

研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路...     

一种高效的JPEG2000位平面编码器设计

针对JPEG2000 芯片实现时的硬件复杂性和编码效率低的问题,通过分析编码所需状态变量的产生机制,得到了一种最高有效位(MSB)检测电路,它能使状态变量实时产生.同时,在 3 个通道编码时引入列快速扫描电路,它在清除通道编码中设计了游程编码和0编码的流水实现电路,最后得到了位平面编码器 0冗余时钟设计.将此方法用于实现三通道并行的位平面编码器时,相对于单通道的跳点跳列,其运算速度可提高2倍,逻辑电路节约50%,而对于64×64像素的码块,存储器节约20 kb.     

JPEG2000 DWT变换器和EBCOT编码器的VLSI结构设计

为了进行符合新一代静止图像压缩标准 JPEG2 0 0 0的图像编码 IP核设计 ,提出了基于 JPEG2 0 0 0标准的离散小波变换器 (DWT)和优化截断的嵌入式分块编码器 (E-BCOT)的 VL SI结构。DWT采用的空间组合推举体制算法(SCL A)将基于 9/ 7滤波器的标准推举 (lifting)算法体制快速的运算量降低了 5 / 12。EBCOT采用的并行运算和动态内存控制 (DMC)结构 ,在保证编码速度的前提下 ,最大限度减小了片内小波系数缓存量和访问频率。这 2项设计均可以作为单独的 IP核应用在其他需要高速图像处理的领域 ,如远程监控、数码相机等。     

一种JPEG2000算术编码器的优化算法与实现

通过对索引表和概率间隔区间更新条件的分析,提出了一种JPEG2000算术编码器的部分并行优化算法.在连续编码两个数据对时,通过预测间隔区间的变化,可以一次完成索引表和间隔区间的更新,从而减小了编码数据的关联性,实现了算术编码器的部分并行编码.设计了基于3级流水线的JPEG2000算术编码器,并通过了FPGA验证.试验结果表明,该算法平均每个时钟编码1.58对数据,比每个时钟编码1对数据的普通算法,编码效率提高了58%.     

JPEG 2000自适应算术编码器FPGA设计

研究JPEG 2000标准中自适应算术编码器的硬件实现问题, 提出一种适合ASIC实现的并行结构, 并在FPGA上对其进行了仿真验证.该设计使用VHDL语言在RTL级描述; 并以XILINX XC2V8000-5FF1152为基础, 在ISE 5.2下完成综合及后仿真.在整个JPEG 2000设计中, 最高工作时钟66 MHz, 自适应算术编码器处理速度可达到0.25 bit/cycle.     

一种高效低功耗JPEG2000小波变换器的设计

提出了一种高效低功耗的JPEG2000小波变换器的硬件结构,减小了二维离散小波变换器(2-D DWT)中暂存器的大小,降低了存储器的平均访问带宽,有效减小了芯片的面积和功耗.整个设计通过了FPGA验证,并采用HJTC 0.18μm工艺库进行了芯片设计.试验结果表明,片内暂存器的面积和功耗比普通方法分别减小了54.5%和61.4%.     

一种基于JPEG2000的数字水印方案

提出了一种在JPEG2000中实现的数字水印方案,选择了离散小波分解后,在低频子带嵌入水印,保证了水印的不可见性;该方案选择了对JPEG2000彩色多分量图像的Y分量嵌入Arnold变换水印,简化了水印的检测.实验结果表明,该方案能抵御压缩、模糊和锐化等攻击,具有较好的鲁棒性.     

一种自适应的JPEG2000数字水印算法

为了实现信息的有效隐藏,文章提出了一种自适应的数字水印算法.算法充分利用JPEG 2000标量量化的特性进行量化编码.先利用线性反馈移位寄存器对水印图像进行加密置乱,然后进行小波变换得到4个子带.考虑到算法的稳定性,把水印信息嵌入到中频子带中.并且水印的嵌入是在量化处理的过程中完成.提取水印的时候,先对水印进行存在性的检测.若水印存在,则进行移位复原,从而实现了水印的盲提取.实验表明,算法具有较高的运行效率,并且有良好的视觉性和抵抗攻击的鲁棒性.     

一种有效的JPEG2000压缩率控制算法

JPEG2000是一种新型的图像编码标准,它具有优于JPEG标准的率-失真性能.但JPEG2000标准的压缩后率失真(PCRD)优化算法效率较低,尤其在低比特率时JPEG2000编码的熵编码部分(EBCOTTier-1)将有很大一部分计算浪费,因为许多经过编码的比特流在经过JPEG2000压缩码率控制算法后被截断丢弃.提出一种有效的压缩码率控制算法,它利用率-失真斜率的两个属性得到优化的截断点,不需要所有的编码过程,并给出了整个处理过程.与JPEG2000原有的PCRD算法相比,所提出算法可以快速搜索到优化截断点并可减少存储空间尺寸,还可获得与PCRD算法几乎相同的图像质量.     

一种基于JPEG2000的多描述编码方案

 在JPEG2000编码算法分析的基础上,针对JPEG2000在Tier-1编码器编码输出的压缩比特流具有嵌入性的特点,提出一种新的多描述编码算法.该算法以JPEG2000中的编码块为基础,把2个经不同码率编码后的嵌入码流进行重新分配组合,形成码率相似的两重描述.实验表明,该算法表现出了优良的性能,并且能适用于各种嵌入码流的图像编码.     

一种基于JPEG2000的多描述编码方案

在JPEG2000编码算法分析的基础上,针对JPEG2000在Tier-1编码器编码输出的压缩比特流具有嵌入性的特点,提出一种新的多描述编码算法.该算法以JPEG2000中的编码块为基础,把2个经不同码率编码后的嵌入码流进行重新分配组合,形成码率相似的两重描述.实验表明,该算法表现出了优良的性能,并且能适用于各种嵌入码流的图像编码.       

JPEG2000二维离散小波变换高效并行VLSI结构设计

提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL-SI结构设计方法。利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作。整个结构采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,增加了硬件资源利用率,加快了变换速度,减小了电路的规模。二维离散小波滤波器结构已经过Verilog HDL行为级仿真验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编、解码芯片中。     

JPEG 2000标准下二维离散小波变换高速VLSI结构设计

提出一种基于JPEG 2000标准下的二维离散小波变换高速VLSI结构,实现了提升离散小波变换.VLSI结构包含2个行滤波器、2个列滤波器和3个存储器模块;每个滤波器包含2个加法器和1个右移位除法器.行和列滤波器并行工作,整个结构的流水线设计方法增加了硬件资源利用率,加快了变换速度.二维离散小波变换结构已经过VHDL行为级仿真验证,并可作为单独的JPEG 2000 IP核应用于各种实时图像/视频芯片中.     

一种新的JPEG2000图像传输误码掩饰算法

提出了一种新的JPEG2000图像传输误码掩饰算法.该算法利用JPEG2000码流的包结构,采用数据隐藏技术,对码流中的低频子带系数进行误码掩饰;对于其他高频子带系数的修复,先利用子带间的相关性,判断误码系数是否存在于一条边缘上,然后再利用同一子带内系数间的相关性,基于JPEG2000按位平面编码的特点,对受损的比特位进行修复.实验结果表明,该算法不管在低频还是高频子带进行误码掩饰,所得到的重建图像效果均好于原有方法,信噪比提高了1～3dB.     

一种基于DSP的JPEG2000视频压缩系统的实现

JPEG2000是国际标准化组织ISO和国际电信联盟ITU T共同制定的新一代图像压缩标准.它是基于EB COT算法,使用DWT,采用两层编码策略, 能够获得较好的压缩率.介绍了JPEG2000的基本特点,概述了其图像编码系统.详细描述基于DSP的JPEG2000硬件压缩系统各个硬件的选择以及具体的实现过程.     

一种用于JPEG2000的高效位平面编码电路

研究了JPEG2000编码芯片的核心模块——位平面编码电路.通过分析EBCOT编码原理、现有算法及硬件实现中存在的问题,提出了一种基于双上文窗口并行的EBCOT系数位建模方法的新型位平面编码电路架构,可以实时生成编码时所需的状态信息,在提高整体编码速度的同时节省存储资源.仿真结果表明,对于一个512×512的YUV图像,采用码块大小为64×64的方式编码,1个时钟周期可以处理4个样本,并且减少约16kbit的存储器需求.     

低功耗全流水线JPEG-LS无损图像编码器的VLSI设计

针对JPEG无损/准无损图像压缩标准(JPEG-LS)本身不利于并行计算和低功耗应用的问题,提出了一种JPEG-LS无损图像编码器的超大规模集成电路(VLSI)实现结构。它从功能上分为4部分:模式判别模块;时钟控制器;3条并行流水线;两级数据聚合器。这些模块以全流水线结构组织运算,能够达到实时图像处理的目的。4时钟域交叉并存,并包含专用时钟控制器的时钟管理机制,既保证瓶颈运算的进行,又能及时关断空闲模块的时钟,该措施使平均功耗降低了15.7%。该文提出的JPEG-LS编码器具有低功耗、高速图像处理的特征,已被应用于无线内窥镜系统。     

JPEG2000中DWT的MATLAB实现

随着多媒体技术应用的不断增加,图像压缩技术不仅要求具有较高的压缩性能,而且还要求有新的特征来满足一些特殊要求.为此,国际标准化组织(ISO)制定了新一代静止图像压缩标准:JPEG2000.通过对JPEG2000中的离散小波变换(DWT)的详细分析,给出了用MATLAB6. 5实现其核心变换的方法,并利用小波变换工具箱对各种图像进行压缩后,给出了小波基的选择方法.