基于单片机的数字相位差测量仪

该系统采用单片机作为控制中心,应用了过零检测电路、锁相环倍频技术、计数电路、译码显示电路,实现了正弦信号相位差检测及相位差值显示,分辨率为1°,能满足低频信号相位差值测量要求。     

基于集成锁相环的BPSK调制器设计与实现

全集成锁相环芯片目前在射频电路中应用很广泛.以集成锁相环ADF4360-8为本振,以双平衡混频器为调制器,实现了220 MHz载波的BPSK调制.在设计中以对影响本振相位噪声高低的主要因素的分析为基础进行电路的设计.为获得更低的相位噪声,在对影响本振相噪关键因素分析的基础上进行电路的设计.完成硬件工作后,使用专用仪器对相噪、BPSK调制EVM等指标进行了测试.测试数据表明采用全集成锁相环的方案达到了设计输入的要求.     

基于集成频率合成器的锁相环设计

本文阐述了锁相环的工作原理,以LMX2470为例设计了5-10GHz锁相环,并给出了仿真过程和最终测试结果。     

基于三态鉴频鉴相器的锁相环设计

为了给混频器模块提供合适的固定本振信号,采用三态鉴频/鉴相器和有源环路滤波器,设计了2.56GHz的锁相环电路,给出了一种差分有源环路滤波器的设计方法,经制作PCB板验证,单边带相位噪声达到了预期的指标。     

基于CPLD的相位差测量方法研究及实现

针对传统相位测量方法测量精度不高、抗干扰能力差等缺点，采用复杂可编程逻辑器件CPLD和单片机的综合技术，应用CPLD进行相位和频率检测，单片机进行数据处理和显示，有效提高了检测精度和抗干扰能力。系统中的各种测量数据可通过液晶显示屏显示，并且具有日历，时间和掉电保护装置，具有良好的人机界面。     

数字式频率相位差测量仪的设计

以单片机为控制核心，用可编程逻辑控制芯片CPLD，产生双32位的计数器和相位差检测器，进行等精度的频率、相位差测量．计数器的计数时间宽度和显示方式由键盘设定．单片机读入计数值，进行浮点运算，测量结果显示于液晶屏上。     

基于FPGA的数字锁相环的设计与实现

本文介绍了当前广泛应用的数字锁相环的原理和基于FPGA的设计与实现方法,阐明了其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。     

基于锁相环原理的相位噪声优化实践

针对传统的相位噪声分析方法无法得到PLL的动态行为这一缺陷,提出通过线性叠加的方法来分析PLL中噪声的动态行为;首先理论分析了PLL各模块的相位噪声模型以及各模块相位噪声对总的相位噪声的贡献;随后以LMK04806的第二级锁相环PLL2为例,采用控制变量法,使用PLL仿真软件进行仿真分析,通过仿真数据说明各参数对总的相位噪声影响大小;最后结合具体实例验证了方法对PLL相噪设计具有指导意义。     

锁相环中低电流失配电荷泵的设计

提出了一种应用于低供电电压低相位噪声锁相环系统的低电流失配的电荷泵电路。仿真结果表明,输出电压0．4V～1．3V范围内。电荷泵上下电流失配小于1％,满足低供电电压锁相环系统对电荷泵的要求。电路采用中芯国际0．18μm标准数字工艺参数仿真。     

基于MC145156-2的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片MC145156-2的工作特性,并给出了集成锁相环芯片MC145156-2的一个应用实例.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10~(-7).     

锁相频率合成器相位噪声的精确估计与仿真

实现对相位噪声的精确估计必须考虑环路中电阻噪声的影响。从建立并分析电阻噪声模型出发,设计了两种能满足基本技术指标的环路滤波器。用仿真手段对这两种不同的环路滤波器进行了仿真,清楚地表明了电阻对相位噪声的影响。最后的实验结果证明了这种估计方法的精确性。     

基于Multisim10的频率合成器仿真与实现

介绍了锁相环工作原理及在Multisim10仿真平台中构建锁相环仿真模型的方法,实现了锁相式频率合成器的仿真,给出了不同电路参数下的仿真结果,较好地解决了频率合成器的电路设计与优化。     

基于MB1511和单片机技术的锁相频率合成器

以单片串行锁相环频率合成电路MB1511和单片机为核心,从硬件和软件两方面阐述应用MB1511设计频率合成器的方法.     

基于AD9858的DDS＋PLL频率合成器

基于锁相频率合成技术（PLL）和直接数字频率合成技术（DDS）各有其优缺点,文章将两者结合,提出设计方案,并给出了主要的硬件电路设计,以产生符合预期要求的雷达信号。设计以AD9858为核心器件,输出DDS频率信号,为PLL提供参考输入信号。PLL中的鉴相器采用ADF4107,同时利用FPGA对两者进行方便的控制,可以获得较快的频率转换时间,相位噪声为-90dBc/Hz且杂散优于-70dBc的雷达信号。最终得到一个综合指标较高的系统。     

波形发生器MAX038实现无相差锁相应用及方法研究

介绍了高频波形发生器MAX038的特点、内部框图和工作原理.阐述了以MAX038为核心实现无相差频率跟踪的方法和原理,设计了无相差锁相应用的完整电路,分析和讨论了电路的构成原理及应用中涉及的问题.实验结果证明此应用方法是正确的.     

基于DDS的频率特性测试仪

介绍了基于DDS设计的频率特性测试仪,整个系统以单片机为控制核心,实现了对被测网络频率特性的测量,用液晶显示器LCD显示幅频特性和相频特性曲线,同时还可打印频响曲线。     

CMOS锁相环频率合成器系统设计

在归纳总结现代集成电路Top-Down的设计流程的基础上,从系统的角度出发,提出电荷泵锁相环频率合成器系统参数的设计方法。并应用Matlab和Verilog-A对锁相环频率合成器系统进行建模和仿真。结果表明,系统参数满足设计要求,为晶体管级设计和物理版图设计提供坚实的基础。     

基于MC145159的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.