利用CPLD设计高速等精度频率测量仪

介绍了等精度测频原理，该原理具有在整个测试频段内能够保持恒定的高精度优点；利用VHDL语言设计了高速的等精度测频模块，并下载到CPLD中，通过与单片机的独立接口，将测量到的数据传送到单片机中，由单片机完成计算和显示的功能；采用CPLD配合单片机的设计方案，具有造价较低、速度高、精度高的优点，并且可以通过软件下载而达到仪器硬件升级的目的；该测频仪克服了直接测频仪对测量频率需要采用分段测试的局限。     

基于单片机和CPLD的等精度频率计设计

本文主要论述了利用CPLD进行测频计数,单片机实施控制实现多功能频率计的设计过程.该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数,利用单片机完成整个测量电路的测试控制、数据处理和显示输出.     

基于8051单片机IP设计等精度频率测量系统

本设计应用SOPC和8051单片机IP技术,设计一个等精度频率测量系统。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

基于CPLD与单片机的等精度频率测量

应用CPLD技术,已经成为当今实现电子系统集成化的重要手段。本文介绍了基于CPLD技术与单片机的等精度频率测量的硬件实现方案,实现了一种精度高和范围广的频率测量电路。     

基于单片机的等精度频率计设计

针对传统测频原理的频率计的测量精度随被测信号频率的下降而降低，在实用中有较大的局限性，在对等精度测量原理和测量误差进行详尽介绍和分析的基础上，介绍了基于单片机的等精度频率计的系统构成和工作原理，以及系统的硬、软件设计。     

基于等精度测量原理频率计的设计与实现

以单片机为核心控制器件,采用等精度同步测量技术,设计了具有量程自动切换功能的频率计.在阐述系统工作原理和构成的基础上,对系统的测量误差进行了分析.实际测量结果表明:该频率计可以实现对频率范围0.1 Hz～30 MHz的信号进行频率测量,测量精度在0.01％以内,且不随被测信号频率的变化而变化.     

数字式频率相位差测量仪的设计

以单片机为控制核心，用可编程逻辑控制芯片CPLD，产生双32位的计数器和相位差检测器，进行等精度的频率、相位差测量．计数器的计数时间宽度和显示方式由键盘设定．单片机读入计数值，进行浮点运算，测量结果显示于液晶屏上。     

基于FPGA的等精度频率计的设计

本文基于FPGA等精度测频原理设计了一种数字频率计,具有精度高、可靠性高及测频范围宽的特点.利用Quartus Ⅱ软件,通过VHDL语言,进行了仿真,验证了本设计的正确性.     

基于单片机和CPLD的信号源前端设计

设计产生可预置数据的阶梯状的方波信号源,且此阶梯波各段的幅度和宽度可通过键盘实时调整。本系统主要利用小键盘、单片机AT89C51和复杂可编程逻辑器件进行设计。软件分别用C51和VHDL语言编程,结构紧凑、体积小、键盘操作灵活。     

基于单片机高精度宽范围频率测量研究

本文分析了频率测量原理、常用的方法，并在此基础上提出了宽范围高精度自适应测量方法。此方法基于MCS-52系列单片机，将几种测频方法集于一体，测频计数闸门完全由硬件控制，测频精度高，硬件、软件实现较方便、灵活、可靠。     

一种通用分频器的设计与CPLD实现

提出了一种通用分频器的设计与采用CPLD实现的方法,该分频器有较强的通用性,使用方便,它只有一个控制信号即分频比,分频比大小没有限制、可调,无论分频比为奇数或者偶数时,其分频时钟都可实现均匀(即等占空比).给出了设计方案及其原理,提供了一个CPLD设计实例,使用了Verilog-HDL语言进行设计,并在MAX PLUS软件上进行了仿真,提供了仿真结果和占空比公式,仿真结果表明:这种分频器是可以实现的.     

基于FPGA的多功能等精度频率计的设计

根据等精度测频原理,本设计克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。选用FPGA芯片通过VHDL编程实现,提高了测频系统的稳定性,可实现频率、周期、脉宽和占空比的等精度测量。仿真和试验结果表明,该系统具有较高的实用性和可靠性。     

基于CPLD的光电脉冲码盘信号四倍频电路设计

本文详细分析了光电脉冲码盘四倍频原理以及利用可编程逻辑器件实现光电脉冲码盘信号四倍频的具体方法     

采用CPLD的智能型多功能数字测频仪

介绍以89C51为CPU，采用CPLD作测试电路的智能型多功能数字测频仪。系统具有频率／周期测试、脉宽／占空比测试及显示功能。文中详尽介绍了系统的工作原理及硬件电路和软件设计。     

CPLD和虚拟仪器的频率计综合设计

在自制的虚拟仪器实验箱和CPLD实验板及通用计算机上,采用CPLD技术设计了测量频率的硬件电路和虚拟仪器的LabVIEW图形语言开发平台,设计了频率计的人机界面和软件程序;通过软硬件调试和测试,完成了一个较复杂的综合性、设计性实验。文中的实验综合应用了电子测量原理、数字电路技术、CPLD技术、虚拟仪器、程序设计等课程的知识和技术,理论结合实际,其设计思想新颖,具有启发性、设计性、趣味性、先进性、探索性等特点。分析过程中应用引导式教学,进行了层次化、模块化设计,使实验更具可操作性和推广意义。     

基于CPLD与单片机的控制系统设计

结合CPLD与单片机设计了一种数据采集控制系统。A／D转换采用ADC0808芯片,转换精度为8位;方位采集通道为水平方向和俯仰方向,具有错误报警、焦距调节等功能,数据采集具备良好的实时性。该系统实现简单,可靠性好,具有很强的可移植性,可广泛用于全方位、高精度数据采集系统的实现。     

基于EDA技术的多功能等精度数字频率计的设计

在对三种测频方法进行分析的基础上,介绍了基于EDA技术的等精度测频原理。给出采用AT89C51实现控制并通过FPGA来设计多功能等精度数字频率计的具体方法。该频率计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。     

基于CPLD的数字光端机的设计与实现

随着现代安防技术的发展，大范围远程监控的应用越来越多，而远程监控中如何传输成为其主要问题．文中介绍了一种用于光纤传输的，基于CPLD（复杂可编程逻辑器件）的视频、音频等数据的远程传输设备的设计和实现．实验证明，该设计能够较好地完成远程传输任务，其监控图像清晰、数据准确，可以广泛应用于安防行业．     

基于EPM240和MSP430的等精度频率计

为提高信号频率的测量精度,设计了基于EPM240和MSP430的等精度频率计,包括恒温晶振、等精度计数单元和频率计算显示单元。该等精度频率计以CPLD（Complex Programmable Logic Device)芯片EPM240T100C5和单片机MSP430F149为核心,YM1602为液晶显示模块,单片机启动CPLD完成等精度计数后读取计数值进行频率计算并显示。理论计算及实际测试结果表明,该频率计的量程为0.5 Hz～10 MHz,全程测量相对误差小于2×10^-8,满足项目中的测频要求。