数字调频激励器中的信号合成方法

提出了数字调频激励器的总体框架,研究了立体声信号合成和频率调制的数字实现方案. 结合理论分析和算法的仿真,完成基于FPGA+DDS结构的硬件平台设计. 使用调制分析仪和立体声解码器,分析解调后信号的性能指标. 测试结果表明,与传统的模拟实现方案相比,数字调频激励器中的信号合成方法结构简单,误差小,各项指标可以满足同步广播系统频率、相位和调制度相同的要求.     

基于FPGA的DDS设计

本文首先论述了直接数字频率合成(DDS)技术的发展,并将直接数字频率合成技术与传统的频率合成技术进行了比较。然后深入研究了DDS的工作原理和基本结构,阐述了基于可编程逻辑器件(FPGA)实现DDS技术的意义。重点介绍了DDS技术在FPGA中的实现方法。在系统设计的过程中,本文以Altera公司的FPGA芯片EP2C5T144C8为核心,利用开发工具Quartus II软件,实现DDS设计。     

直接数字频率合成器(DDS)的设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可调的正弦信号发生器,同时阐述了频率合成技术及直接数字频率合成(Direct Digital Frequency Synthesis ,简称:DDS)技术的原理、电路结构,及设计思路和实现方法,最后简要探讨了抑制DDS杂散和噪声的方法.经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能也好,也证明了基于FPGA的DDS设计的可靠性和可行性.     

基于软件无线电的调频立体声激励器的设计与实现

与传统采用模拟方式实现调制解调技术相比,全程数字化处理的调制器对信号处理的精度以及设备稳定性都有很大的提高.笔者在自行开发基于DSP FPGA DDS(带有IQ调制通道)结构的通用数字调制平台上,采用正交调制的方式实现了全数字调频激励器,这样避免了使用模拟方式造成的射频输出稳定性和同一性的下降,同时由于带有IQ调制通道的DDS对采样频率的内插提升,射频输出也无需再附加复杂的跟踪滤波器.     

基于AD9852的正弦信号发生器设计

基于直接数字频率合成技术（DDS）,采用AT89S51单片机实现对DDS集成芯片AD9852的控制,产生频率和幅度可控的正弦信号,重点介绍了硬件电路设计以及频率、幅度控制的关键技术。     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

基于CORDIC改进算法的高速DDS电路设计

实现了一种改进的CORDIC算法,其迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,提高了CORDIC算法的运行速度,并且基于这种改进的CORDIC算法和并行流水结构,完成了一种高速直接数字频率合成(DDS)数字核心电路设计.该电路在Jazz公司0.35 πm工艺(ri35sy101库)条件下达到1 GHz的工作频率,具有参数灵活可调特征,可作为IP应用于AD9858和AD9910等高端DDS芯片.     

基于EP1K30TC-114的DDS的优化设计与实现

为了提高系统速率和信号质量,改善系统的可控性,降低成本,笔者利用现场可编程逻辑门阵列FPGA芯片EP1K30TC-144成功地实现直接数字频率(DDS)系统合成,阐述了DDS的原理及其在FPGA中的设计思路、优化实现方法,电路结构,给出了DDS合成的VHDL源程序,克服了专用DDS芯片的输出频带范围有限,输出杂散大等缺点.     

基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.     

电阻抗成像中高速高精度数字相敏检波器设计

电阻抗成像对测量系统的精度和速度都有较高要求,为此研制了基于现场可编程门阵列(field programmable gate array,FPGA)的数字相敏检波器(digital phase-sensitive detector,DPSD)用于电阻抗成像的数据测量.在分析DPSD原理的基础上,推导出信噪比与采样点数和采样分辨率的关系.给出了测量系统的实现方案,提出了基于直接数字频率合成(direct digitalsynthesis,DDS)技术的模数转换器(analog-to-digital converter,ADC)时钟设计方法.采用高速多通道ADC芯片,辅以低抖动ADC时钟电路,最终由FPGA实现实时DPSD算法.实验测试结果显示,测量准确度可达0.03%,系统信噪比可达85dB.琼脂模型成像实验证明其性能可以较好地满足电阻抗成像的要求.     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

基于DDS的LFM信号发生器的FPGA设计

直接数字频率合成技术DDS,在现代雷达信号波形产生中具有重要的地位。文章主要介绍了基于FPGA的DDS设计的基本原理、电路结构和设计优化方法;利用Altera公司Cyclone系列芯片采用线性插值法进行设计实现与仿真,并且很方便地实现线性调频信号(LFM)的产生;它具有较高的频率分辨率、频率转换速度快以及相位噪声低等优点。     

全数字接收机DDS设计与实现

直接数字频率合成技术（DDS）是当前使用最广泛的频率合成技术,它所产生的信号具有频率分辨率高、切换速度快、切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点,被广泛应用于通信、雷达、电子对抗和仪器仪表等诸多领域。该文首先介绍了此技术的基本结构和工作原理,其次通过verilong语言编写设计了一个DDS系统。     

一种基于迭代的频偏估计算法

针对无线数字通信中的载波频率同步问题,提出一种载波频偏估计算法。利用离散傅里叶变换(DFT)内插技术,通过迭代算法,在较大频偏范围内估计出载波频偏。并且在估计精度上相对于DFT法有了很大的提高。这种算法不需要增加DFT数据长度,适合突发工作方式。最后进行了Monte Carlo仿真实验。仿真结果表明新算法不仅具有宽的估计范围,还具有高的估计精度。     

一种可实现快速跳频的新型频率合成器

提出了一种可实现快速跳频的频率合成器－直接数字式频率合成器，它具有与密集的通道间隔相适应的极快的频率转换速度、高精确频率分辨力、低相位噪声和高频谱纯度等重要特点，可用作扩频通信，遥测遥控及仪器仪表等系统的理想信号源。     

卫星网络中基于阻尼反馈机制的自适应可靠传输协议

本文提出了一种基于阻尼反馈机制的自适应可靠传输协议(SATP,Adaptive Transport Protocol in Satellite Networks).该协议采用带有滤波的带宽估计算法,引入阻尼阈值参数,设计了一种自适应的拥塞避免机制,针对不同带宽时延和不断变化的网络情况,自适应的调整传输策略,解决了传统可靠传输协议在高带宽时延积的卫星网络中不能充分利用带宽,且不能适应卫星网络时延抖动和卫星相对运动的问题.最后,通过软件和硬件结合的方式搭建卫星网络仿真平台进行协议性能测试,实验结果表明SATP协议在卫星网络中可保持较高的吞吐量,较之经典卫星传输协议最高可高出46%,且拥有较好的公平性.     

基于联合参数数字信号识别算法的研究

数字信号在敌情监测与侦查、卫星通信、非法电台监测等领域的使用极为广泛,因此对数字信号进行高效地识别、分析和利用具有重要的意义。为了改善信号的抗噪声性能和减小特征参数提取时的计算量,提出了一种利用联合参数对数字信号进行特征参数提取的方法。该方法先利用高阶累积量知识构造出三个参数,再利用信号瞬时幅度构造另外两个参数。最后基于联合参数法,利用神经网络对数字信号进行分类识别。实验结果表明,获取到的参数不仅能有效识别信号,而且当信噪比为10 dB时,识别的正确率可达95%以上,远远优于已有算法。     

基于DSP Builder的数字调制器的设计

设计使用DSP Builder实现了基于现场可编程门阵列(Field-Programmable Gates Array,FPGA)的数字调制器。首先,在Simulink中采用DSP Builder的模块建立直接数字频率合成器(Direct Digital Synthesizer,DDS)子系统模型,根据它分别建立四相相移键控(Quaternary Phase Shift Keying,QPSK)和十六进制正交幅度调制(16-Quadrature Amplitude Modulation,16QAM)系统模型;然后使用Signal Compiler工具生成与其对应的HDL设计文件和TCL脚本;最后使用Quartus Ⅱ和ModelSim共同完成功能和时序仿真。仿真结果表明该设计方法正确有效,可广泛应用于数字调制技术的FPGA实现。     

高分辨率DDS的FPGA设计

直接数字频率合成器DDS在数字通信系统中的地位是非常重要的，其应用包括上下变频、调制解调、软件无线电等。DDS的优点是具有极高的分辨率、频率转换速率快、相位噪声低等；缺点是杂散度抑制比性能差，很难做到-65dB。DDS的实现一般采用查表法，且相位累加器地址到表询地址的映射采用量化方案。又利用FPGA，采用线性插值查表法对。DDS进行了实现。该方案利用了相位累加器的所有有效位，使DDS的性能得到提高，杂散度抑制比达到了-70dB。同时具有硬件资源占用少、设计灵活等优点。