高速缓存一致性分析与实现

在多处理机系统中,主存与各处理机私有Cache之间及各私有Cache之间存在数据不一致性。对解决不一致性的方法:监听总线协议、基于目录的Cache一致性协议、软件控制方法等都进行了详细的定性分析,并指出了各种方法的优缺点,供设计者参考;同时提出用软件和硬件相结合的方法,更能有效地解决Cache的一致性问题。     

多处理器高速缓存一致性分析与评价

在多处理器系统中,主存与各私有Cache之间存在数据不一致性,解决不一致的方法有硬件控制方法（监听总线协议、基于目录的Cache一致性协议）和软件控制方法,同时提出了软硬件相结合的方法以及三种死锁的处理机制,这样能更有效地解决Cache的一致性问题。     

高速缓存一致性分析与实现

在多处理机系统中。主存与各处理机私有Cache之间及各私有Cache之间存在数据不一致性。对解决不一致性的方法：监听总线协议、基于目录的Cache一致性协议、软件控制方法等都进行了详细的定性分析。并指出了各种方法的优缺点，供设计者参考；同时提出用软件和硬件相结合的方法，更能有效地解决Cache的一致性问题。     

缓存一致性问题研究

以共享总线的多处理机系统为例，介绍了在共享总线系统中用于解决Cache Coherence问题的监听总线协议（Snoopy Protocol）和写一次协议（Write-Once Protocol），并分析了写一次协议、一致性协议的优点和协议区分状态的原因，最后给出一个评价协议好坏的角度：总线的流量和存储器访问的有效时间。     

Cache一致性机制及其相关研究

概述了Cache的一致性问题及目前的研究情况,并在现有的Cache一致性协议的基础上,提出了一种改进的Cache一致性协议以及该协议所应用的单芯片多处理器体系结构。     

频率2 GHz的16核处理器二级缓存设计

摘要：
提出了针对多核处理器的2级缓存L2 Cache设计方案,以高效地处理访存请求.采用优化的目录协议维护与1级缓存L1 Cache的数据一致性,并结合片上目录来维护L2 Cache之间及其与3级缓存L3 Cache之间的一致性;在L2 Cache设计中,提出了基于MESIA F的Cache一致性协议,实现了最早返回取数数据的短流水线设计;采用相关链和远程链机制解决了监听应答导致的死锁问题;通过基于流水线的睡眠与唤醒技术降低了漏流功耗;通过细粒度门控时钟降低了其动态功耗.后端设计结果表明,经过优化设计的L2 Cache达到了频率2 GHz的设计目标,并已成功应用于某16核处理器芯片. 关键词：
中图分类号： 文献标志码： A     

一种微处理器二级Cache的优化设计

现代微处理器设计中,多级Cache是弥补CPu和存储器之间速度差异的有效途径之一,其中二级Cache对于提高存储系统的性能有着重要的作用.提出了一种支持多处理器系统的32位RISC处理器"龙腾"R2的二级Cache单元的设计方案,讨论了如何用MEI协议保证存储一致性,以及二级Cache控制器的设计和优化方法.仿真和综合结果证明,该设计满足处理器的要求.     

基于Winsocket的EIP协议框架

EIP协议模组程序化有利于降低工业控制总线开发成本,提高组态灵活性.通过运用Winsocket数据传输机理,基于TCP/IP协议族服务支持,实现了开放式EIP协议针对工业现场总线应用层协议数据的标准化封包与传输框架.经过试验与实际应用,开发的EIP协议模组能够有效服务于工业现场总线应用层协议.     

基于多功能车辆总线的网络系统冗余设计

针对多功能车辆总线网络系统的可靠性问题,采用二模热冗余方法进行多功能车辆总线(MVB)网络冗余环型设计,并提出相应的介质冗余协议;对多功能车辆总线冗余环型网络的可靠性进行理论分析,并基于OMNeT++仿真平台建立多功能车辆总线冗余环型模型,对介质冗余协议进行仿真测试.测试结果表明,当多功能车辆总线网络系统出现故障时,介质冗余协议能实时可靠地进行总线替换,有效提高了多功能车辆总线网络系统的可靠性.     

一种多协议混合的嵌入式智能监控网络

提出并设计了基于多现场总线的嵌入式智能监控网络,以实现不同规模大型建筑或建筑群的实时监控和Ethernet远程访问.针对系统的特点,基于嵌入式系统,采用多种协议和总线组成分布式监控网络,充分发挥各总线的优势.以高性能微处理器为核心建立了系统结构和系统通信中枢,实现了多层次的逻辑处理;采用总线协议栈进行总线间的高速信息转换,并提出了一种改进的数据报通讯协议,有效解决了多主机通讯存在的数据丢失问题.系统具有很高的智能性、灵活性和较低的成本,证明多协议的采用是恰当的.     

动态可重构众核处理器仿真平台设计

针对众核处理器,提出了一种基于计算资源划分机制的动态可重构技术.该技术以虚拟计算群为核心,设计了基于硬件支持的动态可重构子网划分和动态可重构的Cache一致性协议以及动态在线的计算资源调度算法,并对系统级多核仿真平台Gem 5进行了扩展.同时,采用实际测试结果验证了众核处理器中动态可重构技术的有效性.结果表明,动态可重构技术可以提高众核处理器的资源利用率,实现动态可重构的Cache一致性协议以及单一矩形物理子网覆盖的子网划分机制.     

基于USB的低成本429总线数据加载器的实现

本文基于ARINC429规范和USB报文协议,实现了429数据总线协议数据包与USB报文协议数据包之间的转换。根据429数据总线和USB接口之间的电器特性,提出了一种低成本的429数据总线和USB接口相互转换的硬件实现方法,采用USB总线同时完成对多路ARINC429总线设备的数据通信。方便了ARINC429总线设备与PC机之间的数据通信,有效地降低航空设备数据更新需要的成本。     

SPI总线用于双处理器通信的数据链路层设计及其实现

提出一种基于串行外设接口（serial peripheral interface,SPI）总线的双处理器间通信的数据链路层设计方法.该方法中的双向SPI总线具有占用引脚少(仅比SPI总线多一根线)、有完善的数据链路层协议控制的优点,能够保证数据透明地在双处理器之间进行传输.以一款带有显示单元的车身总线控制器为应用对象,采用ARM9和S12作为双处理器实现双向通信,并对这一通信方法的实现和应用情况进行描述.实验表明,采用该方法设计的协议比较完善,能够满足实际工程中的需求,对于其他SPI的应用也有很好的借鉴价值.     

ARIA访问驱动Cache计时模板攻击

为评估ARIA密码抗Cache计时攻击安全性,提出了一种访问驱动Cache计时模板分析模型,给出了直接分析和排除分析2种模板匹配方法.以ARIA分组密码为例,给出了前4轮模板攻击方法,并通过本地攻击实验验证理论正确性.结果表明:ARIA易遭受访问驱动Cache计时模板攻击,应用直接模板分析和排除模板分析方法,200个样本均可在1s内恢复ARIA 128bit密钥.模板分析模型还可为其他使用S盒的分组密码访问驱动Cache计时模板分析提供一定参考.     

混合动力系统控制网络的逆向分析与测试方法

针对未知车用混合动力系统的控制网络提出了逆向分析与测试的实验方法.提出了一种对比回归的思路,结合实车道路实验和台架实验的数据,分析得出实用有效的控制协议;以该协议为基础,采用虚拟仪器技术设计了快速原型控制器,通过台架实验完成了系统中各部件的性能测试;在整个台架实验过程中均用到了残余总线法.以国外某型号客车用并联混合动力系统为目标进行了验证,快速原型在系统控制中的有效应用证明了协议分析的正确性以及所提出的逆向分析与测试方法的适用性;同时采用残余总线法实现了部件的在系统测试.     

活动缓存模式在知识管理系统中的应用

动态文档正在成为Web内容中越来越重要的组成部分,获取动态内容的缓存成为影响Web规模的重要课题.笔者提倡用“活动缓存模式”来支持动态内容在Web代理上的缓存.这种模式允许服务器提供“缓存小应用”,这些小应用与内容绑定,需要代理根据缓存命令中判定的结果调用缓存小应用来完成必要的处理,而不需要与服务器联系.说明活动缓存模式涉及的协议、接口和安全机制,阐述了在当前的知识管理系统中如何引入活动缓存机制,以此来解决在应用规模不断扩大和数据量不断增加的情况下知识管理系统服务器服务性能问题.     

调整数组大小—一种减少Cache失效率的有效方法

循环分块是提高Ｃａｃｈｄ命中率的有效途径，但循环分块后仍然存在Ｃａｃｈｅ的干扰失效问题。循环分块的副作用也是影响程序效率的一个重要因素。本文提出了一种副作用较小的调整数组大小的新的消除Ｃａｃｈｅ干扰失效的方法。