一种新型场效应管电阻四象限乘法器

本文给出一种新型四象限模拟乘法器的实现电路。该乘法器仅用了两只耗尽型场效应管D-FET,的线性伏安特性,实现两信号相乘。它具有非线性误差小,电路结构简单等特点。其独到之处还在于,对乘法器进行了误差分析,并指出了解决方法。     

一种低电源电压的CMOS四象限模拟乘法器

介绍了一种工作在低电源电压下的ＣＭＯＳ四象限模拟乘法器,为保证在较低的电源电压下较大的线性电压输入范围和较小的非线性失真,电路采用了特殊的设计。ＳＰＩＣＥ的模拟结果表明,在±２．５Ｖ电源电压下,线性输入范围大于±１．５Ｖ,在此范围内该电路的皮失真小于０．８％,－３ｄＢ带宽分别大于３．０ＭＨｚ和８．５ＭＨｚ,功小于１．４ｍＷ。     

高频电流模四象限CMOS模拟乘法器

本文提出了一种新型四象限CMOS模拟乘法器,其核心组成为工作于三极管区的NMOS晶体管和高频CCII(第二代电流传输器)电路.基于2μmP阱CMOS工艺参数的模拟结果显示,当电源电压为±5V,在±4V的输入范围内,其非线性误差小于2.8‰,运算误差小于3.3‰.X输入端的-3dB带宽为22MHz,Y输入端的-3dB带宽为82MHz.     

一种CMOS四象限模拟乘法器电路结构

本文提出了一种CMOS四象限模拟乘法器的新电路结构。用SPICE—2G6电路模拟程序,并以MOS晶体管的第二类模型参数对所设计电路进行了模拟。模拟结果表明:当电源电压为±8V时,输入信号范围可达10V;在此范围内,对X方向和Y方向的平衡差动输入信号,电压传输特性的最大非线性误差分别为满度输出的0.81%和0.52%;对X方向和Y方向输入信号的-3 dB带宽分别为0～1.5MHz和0～0.6MHz;在0～1 MHz带宽内的输出噪声电压为1.51mV。     

一种基于NMOS差分对四象限模拟乘法器

设计了一种主要基于NMOS差分对四象限模拟乘法器.该乘法器采取以电压的形式输出而不适用电阻.利用基于smic0p18um EEROM 2P4M SPICE模型进行仿真,采用单电源3.3V供电.使用Spectre进行仿真并给出了仿真结果.     

模拟乘法器原理及其应用

本文对模拟乘法器的工作原理作了简明的介绍,并指出其应用范围。     

模拟乘法器的分析方法及其应用

本文分析了模拟乘法器原理，介绍了其在电子技术中的应用。     

一种基于BiCMOS工艺误差放大电路的设计

针对消费电子产品PWM电流型DC-DC电源管理芯片的特点，设计了芯片中所必需的误差放大器，利用带隙基准电压源的原理，结合OTA放大器，提出一种新的误差放大器电路的设计，实现了芯片中误差放大器的功能，满足了芯片电压环路的要求。基于UMC0．6μm BCDBiCMOS工艺，Hspice软件仿真的结果表明所设计的误差放大电路具有结构简单、稳定性高、功耗低等特点，可工作在3．3V-5．5V的电压范围下，性能有很大改善，满足了芯片的需要，可以用于类似芯片中。     

一种基于SiGe BiCMOS的高性能运算跨导放大器的设计

绍了一种基于SiGe BiCMOS工艺,可用于开关电容电路的全差分运算跨导放大器(OTA)。在信号通路中使用复合达林顿连接以达到高增益和大带宽。用Cadence Spectre仿真,在电源电压为3.3 V、电容负载为1.1 pF时,此放大器可提供89 dB的低频直流增益,相位裕度为54°,单位增益带宽为2 GHz,功耗为19.8 mW,差动输出摆幅为2.4 V,差动输入参考噪声功率谱密度为3.2 n(V(Hz))。在闭环反馈因子β=0.5时,此放大器达到0.01%的精度所需要的建立时间约为2 ns。     

高速低耗BiCMOS OC门及其线与逻辑系统

为了满足高速度、低功耗数字逻辑系统的应用需求,运用改进电路内部结构和优化选取器件参数的方法,设计了4种双极互补金属氧化物半导体集电极开路（BiCMOS OC）门,并且用它们构成了线与逻辑系统;藉助两个BiCMOS OC门线与系统推导出其上拉电阻RL的计算式;对所设计的4种BiCMOS OC门和一种传统的TTL OC门线与系统进行了仿真试验和硬件电路试验．长工验数据和分析结果表明,所设计的BiCMOS OC门线与系统的电源电压均可为2．6—4．0V,工作速度与TIL OC门线与系统相接近,在60MHz测试条件下它们的功耗比TTL OC门减少4．77—5．68mW,且它们的延迟一功耗积平均降低了45．5％．     

集成模拟乘法器在阻抗同步分离中的应用

本文主要研究了集成模拟乘法器在动态元件阻抗同步分离中的应用,并就同步分离后的阻抗参数(实部,虚部)实现数字化测试的可行性进行了论证.     

基于BiCMOS的高精度LDO线性稳压电路

设计了一种基于0.8μm,双阱BiCMOS高压工艺的高精度LDO线性稳压电路.电路采用四管单元带隙基准作温度补偿,多级误差放大反馈结构稳定输出电压,其中直接将带隙基准电路作为误差放大电路的一部分,从而在不增加电路复杂性的基础上,使整个误差放大电路经过多级放大,增益得到大幅提高.Hspice仿真结果表明:电路在较宽的频率范围内,电源抑制比约为85 dB;在温度由-20~80℃变化时,其温度系数约为±35×10-6/℃;电源电压在4.5~28 V之间变化时,最坏情况下其线性调整率为0.031 mV/V;负载电流由0 mA到满载2 mA变化时,其负载调整率仅为0.01 mV/mA.     

基于流水线技术的Montgomery模乘器优化设计

基于高基FIOS算法，采用流水线技术实现Montgomery模乘器的硬件设计。并讨论流水线级数的选取对模乘器的速度、面积的影响，并推导出最优化流水线级数选取的公式。通过仿真实验证明了设计的优越性。     

一种高性能可扩展双域模乘器的研究与设计

在原始蒙哥马利模乘算法基础上提出一种双域统一的蒙哥马利模乘算法.根据该算法设计了一种高性能可扩展双域模乘单元电路,以支持蒙哥马利模乘运算的加速计算.该模乘单元电路采用以高基数为处理字长,并使用多处理单元流水计算的方法,来实现高效快速的模乘计算,具有高度的可扩展性和可配置性,支持双域任意位宽的模乘运算.在0.18μm CMOS工艺下,对模乘单元电路性能和面积进行评估表明,面积为166×103门,完成1 024bit的模乘运算仅需1.3μs.     

二次Booth编码的大数乘法器设计

为了解决现有信息安全公钥签名算法存在的对大量模乘运算处理速度不快的问题,提出了一种高阶Booth编码的大数乘法器结构和二次编码的Booth 64线性变换式。二次编码既减少了部分积个数,也减少了高阶Booth编码预计算奇数倍的被乘数个数。基于此结构和编码,用Verilog代码设计了570×570b流水线乘法器。基于SMIC 0.18μm工艺,综合表明电路的关键路径延时为5.8 ns,芯片面积小于30mm2。可用于高性能的整数因子分解算法(RSA)2048 b、椭圆曲线算法(ECC)素数域512 b芯片的实现。     

高精度可调节CMOS带隙基准电路设计

为了实现可变参考电压的电路结构,且降低该参考电压的温度系数,采用CSMC 0.6 μm的CMOS N阱工艺模型,设计了一种新型高精度可调节CMOS带隙基准电压源电路.该电路在传统带隙基准的基础上,增加了一级运算放大器,并详细分析了合理的参数取值,可以通过调整电阻值来得到任意输出参考电压.设计结果表明,在-55℃～125℃温度范围内,该电路不仅具有良好的温度特性,对工艺也不敏感.