应用硬件描述语言VHDL开发FPGA

硬件描述语言(VHDL)是数字系统高层设计的核心,围绕硬件描述语言在数字硬件系统设计中的应用展开,介绍了VHDL语言特点及FLEXIOK的结构,硬件描述语言设计描述方法,说明了应用VHDL的EDA设计流程．并给出了VHDL一个设计实例。     

VHDL在数字集成电路设计中的应用

概述了数字集成电路设计的发展趋势；分析了VHDL的特点；结合实例介绍了VHDL在数字集成电路设计中的应用方法。     

超高速集成电路硬件描述语言VHDL

1引言 1980年3月,美国国防部实施了旨在提高高速集成电路技术领域尤其是国防系统的技术水平的“VHSIC计划”。计划初期就已明确提出需要一种用以交流设计数据的硬件描述语言。1981年夏,国防分析协会组织了一个专门小组来定义这种标准语言的需求。国防部以该小组的最终报告为基础定义了VHSIC硬件描述语言即VHDL的需求集合,提出了实现VHDL及其支持环境的二阶段方案,并由TI、IBM、Intermetrics三家     

硬件描述语言与数字集成电路课程教学

以交通灯控制器的设计为例 ,介绍了Verilog硬件描述语言在数字集成电路课程教学中的应用 ,并探讨了硬件描述语言对数字集成电路设计方法的影响以及现代数字集成电路的教学方法     

可编程逻辑器件及硬件描述语言的EDA方法

介绍了用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法和采用CPLD器件进行电路设计的优点，着重介绍了在电子系统设计中，使用CPLD器件和传统集成电路设计的不同，采用CPLD设计是一种基于芯片的、“自顶向下”的设计方法，本文给出了一种键盘扫描的硬件及软件的设计实例。     

离心机控制系统的专用集成电路设计

本文介绍了应用超高速集成电路硬件描述语言 (VHDL)设计离心机控制系统的方法 ,并用一片可编程逻辑器件来实现该系统 .     

硬件描述语言与数字集成电路课程教学

以交通灯控制器的设计为例，介绍了Verilog硬件描述语言在数字集成电路课程教学中的应用，并探讨了硬件描述语言对数字集成电路设计方法的影响以及现代数字集成电路的教学方法。     

在系统可编程技术在硬件设计中的应用

ISP(在系统可编程)技术在CMOS PLD领域中处于领先地位。ISP器件能完成很多的系统性能,所有的器件能够通过一个简单的菊花链结构进行编程,并利用丁载电缆将熔丝文件写入ISP器件。在熟悉ISP PLD技术的工作原理和VHDL环境并掌握ISP开发工具(包括WVOffice与ispDS+5．0)情况下,利用VHDL将该技术应用到MCU硬件的设计,并根据芯片的管脚锁定,利用PROTEL制成一块PCB,最后完成对MCU样机的调试。     

VHDL应用于专用集成电路功能仿真的研究

分析了超高超集成电路硬件描述语言（VHDL）在专用集成电路高层次设计方法上的重要作用，指出语言进行了电子设计的主要优势是：可以使设计人员在设计的每个层次（行为级、寄存器传输级、门级）进行仿真和综合，应用该对专用集成电路（以8051微控制器为例）进行了功能伪真，提出了下一时间仿真方法，在ACTIVE－CHDL软件环境下编制了8051微控制器的功能仿真程序，通过测试，该程序的功能仿真是正确的，为专用集成电路的高层次设计提供了有益的经验。     

基于硬件描述语言(VHDL)的数字时钟设计

VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.     

在ASIC设计中的天线效应

目前,集成电子技术已经成为社会生产和生活中不可或缺的一部分,因此在其设计上,如何保证和提高芯片的性能和可靠性就显得尤其关键.绍了天线效应的产生及其给芯片带来的负面影响,讨论了在ASIC设计中,通常采用哪些有效的方法来最大程度地减小天线效应以及各种方法的优缺点.同时,还提出了一些比较合理优化的算法.     

IIS控制器的ASIC设计与实现

介绍了ⅡS控制器的基本原理与实际应用,详细阐述了在专用集成电路中该控制器的设计思路,其中重点介绍了主控模块和收发模块的架构.在用verilog语言实现整个设计的基础上,运用ModelSim进行了功能仿真,利用SMIC0.13 μm工艺库和SYNOPSYS的Design Compiler对其综合.经过FPGA验证,确保该控制器作为一个独立的IP核可嵌入到ASIC系统中.     

在ASIC设计中的天线效应

目前,集成电子技术已经成为社会生产和生活中不可或缺的一部分,因此在其设计上,如何保证和提高芯片的性能和可靠性就显得尤其关键。绍了天线效应的产生及其给芯片带来的负面影响,讨论了在ASIC设计中,通常采用哪些有效的方法来最大程度地减小天线效应以及各种方法的优缺点。同时,还提出了一些比较合理优化的算法。     

基于OpenLane的ASIC设计工具研究

当前我国专用集成电路（ASIC）设计工具主要依赖欧美技术,国内缺少相关完整的ASIC设计工具,针对以上情况,提出了一种基于OpenLane的ASIC设计工具的设计方案,以Gambas开发环境为基础,利用插件技术实现对OpenLane工具链的集成,完成基于OpenLane的ASIC设计工具——EasyASIC,该工具能够为ASIC设计提供工程管理、代码编辑、Verilog代码的编译、仿真、配置OpenLane初始化文件、生成GDSII文件、GDS2D显示（KLayout）和GDS3D显示等功能,实现ASIC设计自动化,并用该工具对32bit有符号乘法器进行功能验证测试。实验结果表明,EasyASIC能够在国产Deepin操作系统下流畅运行,实现32bit有符号乘法器从RTL描述到GDSII文件的转换,该工具有很强操作性和易用性,对于提升我国集成电路设计工具软件产业发展具有一定的借鉴和参考意义。     

VHDL语言对微程序设计思想的描述及模拟的应用

提出了以VHDL语言为手段,针对微程序设计思想进行描述和模拟,从而达到在制造硬件电路之前就可以验证设计思想的正确性。     

MIDI音乐发生器芯片的设计

基于EDA技术,以MaxplusⅡ为软件开发工具,采用VHDL语言,在Altera公司的大规模可编程逻辑器件(CPLD)上实现了MIDI音乐发生器芯片的设计.该芯片配上必要的外围电路,可以发出美妙的MIDI音乐.     

基于ASIC的128点FFT处理器的设计

所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核.     

CPLD在多步进电机同步控制中的应用

给出一种基于CPLD(复杂可编程逻辑器件)构成的步进电机控制系统,该系统具有可在系统改变功能、不占用CPU时间、易于高速控制等优点,可应用于各种多步进电机控制场合.