基于可编程逻辑器件的图像处理方案设计

介绍了以CPLD为核心器件的高速图像处理方案,系统通过视频分离芯片LM1881,将视频信号中的行同步信号与场同步信号分离出来,以此控制转换速率高达40MSPS的A/D转换芯片TLC5510,将视频信号转换成数字信号,最终CPLD器件根据A/D转换的数据进行实时处理。     

用可编程逻辑器件设计语言“ABEL”开发GAL器件

可编程逻辑器件ＰＬＤ是七十年代发展起来的新型逻辑器件，近几年发展十分迅速。而ＰＬＤ中的一种－ＣＡＬ器件由于其性能及价格优良，在我国应用发展更是日益广泛。本文通过几个实例简要叙述怎样用可编程逻辑器件语言－“ＡＢＥＬ”开发可编程逻辑器件ＧＡＬ。     

可编程逻辑器件的设计过程

描述了可编程逻辑器件ＰＬＤ的设计方法和过程。     

基于可编程ASIC技术的Turbo码交织器的实现

讨论了CDMA2000系统中Turbo码的交织与解交织技术，使用了HDL语言设计与缟程、利用了MaxplusⅡ进行软件仿真。同时在CPLD器件上进行了硬件仿真，并给出了仿真结果。     

介绍一种新型的可编程逻辑器件：美国ATMEL公司EPLD

在电子产品设计中,电子系统工程师总是希望能找到刚是好或基本刚好满足自己需要的集成电路,以提高电路的集成度和可靠性,降低功耗。因此,专用集成电路设计便应运而生。专用集成电路设计分很多种:一种是全定制集成电路设计。顾名思义,即完全按照某种用途设计的电路,不浪费一点硅片,这种设计方法对于设计人员的水平要求很高,不能有一点差错,而且设计周期长,投资大.只有在大批量生产时才显示其优越性。再一种就是半定制集成电路设计。随着集成电路制造技术的发展,单片集成电路的容量越来越大,制造厂家     

一种新型可编程逻辑器件GAL的结构及应用

本文介绍普通型GAL的结构和输出逻辑宏单元OLMC的7种组态类型,并在此基础上分析了实际应用中对引脚配置的限制.     

可编程逻辑器件的发展概述

数字集成电路经历了从小规模集成电路(SSI)，中规模集成电路(MSI)，大规模集成电路(LSI)，和超大规模集成电路(VLSI)的发展过程。PLD器件由早期的可编程只读存储器、可编程逻辑阵列、可编程阵列逻辑、通用阵列逻辑发展到复杂可编程逻辑器件和现场可编程门阵列。PLD器件使数字系统的设计更加便利和高效，FPGA／CPLD和ASIC融合的趋势也越来越明显。     

应用可编程逻辑器件实现时间控制器芯片的设计

介绍了开发可编程逻辑器件的EDA软件和硬件的描叙语言VHDL主要特点，并以时间控制器电路设计为例，叙述了自顶向下的设计方法。     

用可编程逻辑器件实现汽车运行状态显示

利用可编程GAL器件的特性，设计出一个完整的电路以实现车辆运动状态的显示，同时对器件的选择进行必要的分析。     

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成ispLS11032-70PLCC84芯片作硬件电路，以Lattice Expert7.1作EDA设计工具，设计一种新型数字频率计，该频率计采用ABEL－HDL对其中的各部分元器件进行编程，实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围：1Hz-70MHz。该设计方案通过了软件仿真、硬件调试和软硬件综合测试。     

一种I2C主控器IP核的设计与FPGA实现

介绍了一种I^2C主控器件IP核的系统结构确定、模块划分、系统仿真方法及综合过程,在Xillnx公司的SpartanⅡ FPGA上实现了设计,并使用软逻辑分析仪观测I^2C核工作的过程,最后与微处理器核协同进行板级测试,证明所得到的用Verilog HDL语言编写的IP核能够用于SOC（系统芯片）的构建。     

基于 IP 核的嵌入式8051 VHDL设计及FPGA实现

通过IP核的重用和外围电路的VHDL设计，采用高层综合的方法设计出与MCS－51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片并经过FPGA验证获得了满意的效果。该芯片的设计对于各川嵌入式系统（ES）和片上系统（SOC）的应用具有重要意义。     

基于FPGA的视频转换器的设计及其IP核实现

视频格式转换是视频图像处理领域中的研究热点.针对某航空研究所的实际需要,基于FPGA技术设计开发了一套通用视频转换器.该转换器可将PAL制模拟视频信号转换为XGA格式的LVDS信号.在Quartus II 9.0开发环境中,运用硬件描述语言Verilog HDL实现各个子模块功能,并将去隔行和帧频提升两个功能模块设计成IP核的形式.通过仿真和实验验证,系统达到了设计要求,实现了在复杂电磁环境下视频图像的实时、高质量传输.     

基于FPGA的ARINC429总线IP核的设计与实现

为使计算机与ARINC429总线设备之间的数据通信更加方便,同时最大可能地降低设计成本.设计了ARINC429总线协议IP核,协议处理模块功能可以由可编程逻辑器件FPGA通过逻辑设计来实现,从而将总线的协议处理模块均集成于FPGA芯片上.在开发总线协议IP核时采用功能模块化方法,将逻辑设计划分为数据协议处理模块、缓冲模块、定时模块等部分.最后通过仿真验证,结果表明429总线协议IP核能够实现多通道数据的收发,逻辑设计符合ARINC429总线的数据传输要求,且满足特定场合的应用.     

基于IP Core的数字电路综合实验

目前IP core以及IP core的运用是行业技术发展的一大趋势。对EDA技术实验教学中的IP core的综合运用进行了探讨。所给出的例子都是利用Xilinx的ISE软件,在其FPGA（SPARTAN3A and SPARTAN3AN系列）芯片上实现了的。文中所讨论的基本要点,对初学者如何理解设计重用和运用IP core来进行综合型实验设计是有所帮助的。     

二维网格互连通信的IP核研究以及实现

该文首先提出二维网格互连通信的路由算法——DRUL（Down Right Up Left）,并证明该算法是免死锁的.接着提出二维网格互连通信的实现协议,利用硬件描述语言Verilog HDL在FPGA上实现了该算法以及通信协议.逻辑仿真以及理论分析表明该IP 核适合二维网格通信.     

基于现场可编程逻辑阵列的8051单片机IP核的应用

分析研究8051系列单片机内部各模块结构以及各部分的连接关系,对8051单片机系统信号进行了描述,设计了IP核层次结构,实现了在FPGA芯片上8051单片机IP核的功能,并且进行了对键盘的监测扫描、键盘确认、按键识别等应用.     

一种基于IP核通信系统中滑动相关捕获算法的FPGA实现

结合SCCPM(串行级联连续相位调制)调制解调系统设计,提出了一种基于FPGA内部硬IP核实现通信中捕获的滑动相关算法的设计方案.通过软件仿真验证了该方案的正确性和可行性,提高了设计效率,大量节约了芯片的可编程逻辑资源.     

基于卷积算法的离散小波变换IP核设计

该文设计了一种实现多级二维实数小波变换的集成电路IP核，可用于JPEG2000编码器中．采取易于硬件实现的卷积算法，详细分析了该IP核的各个模块和时序，经过EDA软件仿真和综合，并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析．     

一种基于FPGA的2PSK调制器的软硬件设计方法

设计了一种采用软硬件结合实现2PSK调制的新方法。介绍了2PSK调制的基本原理及其相对于2FSK、2ASK的优点。给出了调制系统总体方案,详细叙述了FPGA芯片工作的外围电路的设计,并在QuartusⅡ软件环境下进行了系统仿真,结果表明该方法能简化传统调制器的设计。最后阐述了此技术有待继续提高和完善的方向。