高速信号处理系统及其在弱信号检测中的应用

依据水下信号处理任务的特点,结合流水线处理和并行处理,采用模块化设计方法,实现了一个由 １片 ８０８６ 微处理器和 １ 片高速数字信号处理器 Ｔ Ｍ Ｓ３２０ Ｃ２５ 构成的高速信号处理系统。该系统的峰值运算能力为２６ 亿次以上的整数操作。该系统能够实时实现信号的空间处理和时间处理等,并在水下弱信号检测中得到应用,取得了良好的结果。     

一种高速低功耗32位RISC微处理器的设计

采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。     

4×4整数变换的流算法研究

4×4整数变换是H.264视频压缩标准的关键技术之一,对H.264编解码器的整体性能有重要影响。基于流处理的思想,提出了一种适用于H.264整数变换的混合流式变换算法MSTA,并将其映射到了Imagine流处理器上。实验结果表明,MSTA流实现处理一次4×4整数变换仅需4.5ns,远超出当前实时应用的需求。另外,流处理器良好的灵活性将使MSTA拥有更广阔的应用前景。     

多分布类型杂波背景下恒虚警处理器性能分析

针对恒虚警(CFAR)处理器在多分布类型杂波中的应用背景,分析了杂波分布检验恒虚警(CT-CFAR)处理器的检测性能。该处理器在CFAR处理前首先进行杂波分布检验,因而较瑞利(Rayleigh)分布假设杂波背景下的CFAR(Rayleigh-CFAR)处理器取得了较小的CFAR损失。通过与Rayleigh-CFAR处理器以及利用杂波分布先验信息的CFAR(D-CFAR)处理器性能比较,揭示了三种CFAR处理器之间的内在联系。仿真结果表明,在信杂比较低时,CT-CFAR较常规的Rayleigh-CFAR取得了较大的性能改善。     

基于网络处理器的NAT-PT转换网关的性能研究

采用协议地址翻译机制(NAT-PT)的转换网关进行协议、地址翻译,计算开销较大,对系统性能有很高要求。提出了一种基于IXP网络处理器的千兆NAT-PT转换网关的设计方法,其设计中考虑了互通流量在计算复杂性上的分布特征,并以此为根据对系统资源进行合理分配。同时,该文对网络处理器环境下NAT-PT转换网关性能相关的多处理资源分配、任务调度等问题给出了具体分析及优化方法。仿真及实验环境下的性能测试结果表明系统可以实现报文的线速处理。     

一类分布式控制系统的容错优化调度算法

在分析同步采样分布式控制系统基础上,给出了一种新的容错调度算法。该算法首先在一个周期内形成一个任务调度序列(包括基版本和副版本),然后采用启发式算法将任务分配倒各个处理器上,且同一任务的基版本和副版本分配到不同的处理器上。同一处理器上的任务按照其在调度序列中的先后次序执行。由于控制系统的性能与任务的采样周期和控制延迟有关系,因而采用以整数编码为基础遗传算法对调度序列进行优化。仿真实验表明,这种调度算法在保证实时任务容错可调度的情况下,可以极大地提高控制系统地的性能。     

面向OpenCL的GPGPU微基准测试程序集的研究与实现

随着通用图形处理器（general-purpose graphics processing unit, GPGPU）的广泛应用,GPGPU成为当前实现计算并行化的主要硬件平台之一。开放计算语言（open computing language, OpenCL）是一个开放的、面向异构系统平台的并行计算标准,支持在包括图形处理器（graphics processing unit, GPU）在内的多种微处理器架构上开发和运行并行程序。针对OpenCL平台开发了一套较完整的GPGPU微基准测试程序集,全面测试了GPU的单精浮点运算能力、GPU体系结构中各类存储单元的读写带宽及最佳访问模式等。这些面向OpenCL的GPGPU微基准测试程序,对OpenCL及GPGPU软件架构的设计者及使用者,均具有重要的实用和参考价值。     

1860混合语言的编程技术

Intel公司研制生产的1860是RISC微处理器中的佼佼者.本文介绍了在1860环境下,FORTRAN、C、汇编等多种语言之间的相互调用、参数传递、数据共享与程序接口技术,使其发挥各自语言的优势,达到在FORTRAN高级语言中可直接控制硬件的目的.文中最后还给出了实例.     

频域相关器在低轨小卫星中的应用

针对频域相关器在频域上进行直接序列扩频信号的捕获,可以显著地加快捕获速度,缩短捕获时间,在进行直接FFT补零做法的性能分析后,指出直接补零会带来性能的恶化。然后提出了一种新的算法,即把频域相关长度加倍,证明它可以完美地解决频域相关器的FFT长度不匹配的问题,同时与时域相关器相比,仍然大大地降低了计算量,缩短了捕获时间,并给出了在基于数字信号处理器(DSP)实现时频域相关器和时域相关器的计算量比较结果。     

高分辨率雷达检测——预研课题和潜在应用

文献[1]介绍了高分辨力雷达在改善目标检测中的潜在优点,强调了根据期望的目标径向距离分布图来形成发射波形和接收处理器的概念,并给出了性能预测。为克服先验信息的不足,本文提出并评估了一个自适应方案,用它来联机估算目标距离分布图。此外,引入了一个更一般性的、基于统计描述的目标冲击响应模型,讨论了相应的处理方案和检测性能。     

用μP实现信号处理

传统的数字信号处理器是一个硬件系统,它采用的中、大规模IC按一定的算法及逻辑控制组织起来实现DSP(数字信号处理)的功能。显然这样做的工作量比较大,调试也麻烦,并且一个硬件对应一种处理方法,适应性也差。借助位片技术加上微码控制,速度及适应性都有了相应的提高,但系     

基于机器学习-优化混合算法的离散交通网络双层规划模型

为求解离散交通网络设计的大规模双层规划问题(Bi-level Programming Program,BPP),提出一种机器学习-优化(ML-OP)混合算法。首先,基于分解方法的求解思路,将双层规划问题转换为:下层一个典型的非线性规划问题(NLP),上层一个整数规划问题来处理。研究设计的混合方法,上层问题用源于机器学习的替代问题代替,采用监督学习算法求解(SLA),下层问题为交通分配问题(TAP),是一个凸非线性规划问题,用Frank-Wolfe算法求解。其次,为了验证机器学习-优化算法的有效性,用一个真实的大规模数据集来测试,并与经典分支定界算法(Branch-and-Bound)进行比较。数据结果表明在处理大规模双层规划问题时,ML-OP混合算法在计算能力方面有较好的表现。     

带有模块控制的微处理器——组合式计算机的一种通用积木式组件

本文提出了模块控制机构(MCO)的一种新原理,它减少了制作一台组合式计算机所需要的不同种类大规模集成电路片的数量。模块控制机构从计算机体系结构中删去一个独立的控制器,代之以每个大规模集成电路片包含一个本片控制装置,这个装置接收全部程序指令,并使那些仅在该大规模集成电路片中执行的微操作得以执行。这样,在一个大规模集成电路片(LSI-MP)上提供了一个8位的微处理器,这种LSI-MP片可作为高性能微程序控制计算机(MUC-3型)系列的一种通用积木式组件,这种计算机可带有16位到128位的处理器。每一台MUC-3型计算机由若干个LSI-MP和标准存储器采用管脚对管脚直接连接的方法组装而成。通过为操作的执行选定可变的指令区间,MCO能够额外地提高操作速度。MCO还提供了建立复杂的选代指令微程序的能力。MUC-3/64型计算机和伯罗兹翻译机(Bur-roughs Interpreter)(64位)的模拟对比试验表明,在处理器字长相同和逻辑电路与微程序控制存储器速度相同的条件下,MUC-3/64型计算机完成一道程序比伯罗兹翻译机快20～25％。     

基于GPU的B样条曲面加速计算

图形处理器(GPU)可编程性能的不断提高使得在三维几何造型系统中出现了越来越多的基于GPU的应用。提出了一个基于GPU片元程序计算B样条曲面的加速算法。通过测试算法在GPU上计算B样条曲面的时间与基于CPU的传统算法相比较,表明提出的基于GPU的加速算法效率明显高于传统算法。同时提出的算法具有良好的易用性和可扩展性,可以应用到Bézier曲面、NURBS曲面等其他参数曲面的加速计算中。     

高分辨力雷达导引头可编程FFT处理器设计

高分辨力雷达导引头采用先进的合成孔径雷达(SAR)进行制导,通过对回波数据的大量积累和实时处理来提高雷达的方位分辨力。其中极为关键的部件就是FFT处理器,它的处理速度是整个数字信号处理系统中的重要指标。为了研制这种高速可编程FFT处理器和满足实时处理要求。本文采用两片TMS320C25芯片设计了一种可编程FFT处理器。当运算点数在128点以内(复数数据)时,通过合理地优化可执行程序代码和安排运算数据,其编程可以达到最高的效率,能够在0.5ms完成128复数点FFT运算(全部过程)。实践表明,效果良好。     

QPSK调制下最大平均互信息量化在LDPC译码中的应用

对低密度奇偶校验(low-density parity-check, LDPC)码在四进制相移键控(quaternary phase shift keying, QPSK)调制下的译码算法进行了深入研究,分析和推导了最大平均互信息量化的具体方法。在QPSK调制下,通过此方法量化初始消息,最终使每次迭代的变量消息和校验消息都是整数,实现了基于整数运算的最小和译码算法。仿真结果表明,其性能与基于高精度浮点数的和积译码算法大约相差0.39 dB,同时该算法中所有变量都用固定长度的整数表示,便于硬件实现,在其译码性能比和积译码性能下降不大的情况下,大大缩短了译码时间。     

混合整数规划问题遗传算法的研究及仿真实现

提出了一种可以处理混合整数规划问题(MIP)的混合遗传算法MIGA。该算法采用二进制映射模式可变长度染色体编码,在进化过程逐渐缩小编码的搜索空间,从而在加快收敛速度的同时改善了迭代的精度,能很好处理离散变量和连续变量的混合整数规划问题。以一纯整数规划问题为例,利用分枝定界算法只能得到唯一的一个最优调度策略,而MIGA算法则可以得到一系列的最优调度策略,对这些最优调度策略进一步的分析,还可以得到调度问题一些灵敏度参数,在实际应用中具有更大的灵活性。     

多处理机的体系结构及应用

在计算机体系结构中,多处理并非什么新概念,而是一个老概念。而今它又引起人们的兴趣,其原因是:一方面,靠半导体技术将顺序处理机的性能提高一个量级越来越困难;而另一方面,高性能32位微处理机越来越多。32位微处理机(可用协处理机加以扩充)支持这样一种设计方法,即用大体积的低价器件取代小体积的高价器件来构造高性能系统。关于“计算单位”,今天是以VAX 11/780的最高性能为标准,大约是每秒钟执行 1个 MIP(百万条指令)。主机支     

RISC技术的新进展

本文着重介绍了三个代表当前RISC技术发展动向的产品:(1)第三代RISC技术微处理机MC88000;(2)目前世界上最快速的32位微处理机Am29000;(3)用于工作站的SPARC。讨论并举例说明了近年来R ISC技术对CISC机器的“渗透”,及这两种技术发展趋向——走向结合,介绍了由此而诞生的一个新名词:Crisp。     

RISC技术的兴起及其意义

本文首先介绍了精减指令计算机(RISC)出现的背景,接着阐述了发展RISC技术的意义:1.突破了传统设计思想的束缚,开辟了计算机体系结构的新蹊径;2.RISC技术促进了高性能工作站的发展;3.对我国发展32位微机具有现实意义。