共查询到20条相似文献,搜索用时 62 毫秒
1.
8251是广泛使用的串行数据通讯电路。本设计包含8251发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现8251。 相似文献
2.
描述了一种光纤通信系统中基于FPGA实现的全数字通信系统位同步电路的原理,在MAX PLUSI环境下结合原理图和进行了综合、仿真和配置,该电路实现了位同步电路的全数字化.测试结果表明,该设计方法能比较准确地恢复位同步信号. 相似文献
3.
4.
5.
采用一种软硬件结合的方式实现对电容的测量.硬件部分通过运放电路、比较电路等实现电容测量过程,软件部分应用VHDL语言编程实现脉冲计数,完成电容值的计算、转换、处理.软件基于MAX+PLUSⅡ开发平台,用CPLD芯片实现. 相似文献
6.
介绍了利用可编程逻辑器件实现高速8位ALU的算术运算单元的设计方法,并且给出了算术运算单元的项层原理图和用VHDL语言编写其子模块的程序. 相似文献
7.
一种帧同步码检测方案及实现 总被引:5,自引:0,他引:5
提出一种数字传输系统中帧同步码的检测方案,利用容错技术和非容错技术相结合来实现帧同步码检测.提高了帧同步码的检测速度和可靠性.给出用CPLD(复杂可编程逻辑器件)实现此方案的方法. 相似文献
8.
本文针对目前兴起的宽带无线接入而设计了一种DQPSK调制解调具体实现方案.该方案大部分功能在可编程数字电路中设计完成,仅模数转换和正交乘法器功能由专用芯片实现.它可以改变发送端的发射频率(初步设计为100KHZ~250KHZ),且处理数据的速度高达10MBITPS,包含了全数字动态跟踪的位同步系统,易于根据需要灵活更改为16QAM调制方式,实际工作时可根据具体性能要求重新配置各部分芯片,因而具有很高的灵活性,应用范围广泛. 相似文献
9.
10.
针对GPS接收机在跟踪过程中由频率误差引起的位同步概率下降问题,提出了一种基于频率补偿的GPS位同步方法.分析了环路中频率误差引起相干积分累加值衰减的机理,利用不同频率的复信号分别对相干积分结果进行补偿,计算出20个候选位置的值,最大值对应的位置即为数据边界位置.该方法有效减少了由频率误差导致的相干累加损耗,提高了位同步的概率.在弱信号情况下,使用非相干积分方法可进一步提高信号增益和位同步概率.与其他位同步方法相比,所提方法可容忍更大的频率误差,即使跟踪环路处于失锁状态也能准确实现位同步,且在频率误差小于25 Hz的情况下表现出更优的位同步性能. 相似文献
11.
基于VHDL的全数字分数分频器设计 总被引:2,自引:0,他引:2
介绍了全数字化的分数分频器的两种设计方法,分析了它们的特点,然后采用VHDL硬件描述语言设计了全数字化的分数分频器,并且给出了设计任意分数分频器的方法。 相似文献
12.
杨庆 《湖北民族学院学报(自然科学版)》2005,23(1):66-68
数字滤波器是数字系统常用的组件,利用ALTERA公司的复杂可编程逻辑器件(CPLD)快速卷积法实现数字滤波器的设计,是目前数字滤波器实现的最好的方法之一。 相似文献
13.
一种基于VHDL的线性卷积快速算法 总被引:1,自引:0,他引:1
传统的线性卷积方法在处理实际工程中经常遇到输入序列具有较长持续时间的情况时,无法达到信号“实时”处理的要求,一般采用分段卷积的思想完成设计。文章设计了一种基于VHDL的快速线性卷积的模块,该模块以XILINX公司的FPGA芯片VIRTEX2V3000作为控制和处理核心,经检验该方法正确且能很好地满足对信号进行实时处理的要求。 相似文献
14.
为了实现基于VHDL的汽车尾灯电路,采用Quartus II开发平台进行逻辑综合和时序仿真,并下载到EP1K300C208芯片上进行验证,获得了预期的结果。实验结果表明,该系统没有传统设计中的接线问题,硬件功能可以像软件一样通过编程来修改,可靠性高、体积小,极大地提高了电子系统设计的灵活性和通用性。 相似文献
15.
一种用CPLD实现的2DPSK调制解调器 总被引:1,自引:1,他引:0
给出了一种用VHDL语言设计2DPSK调制解调器的方法.详细叙述了其工作原理及设计思想,并用复杂可编程逻辑器件CPLD予以实现.另外给出了程序设计和仿真波形,介绍了调制解调器的数据传输速率和载波频率的修改方法. 相似文献
16.
给出了一种用VHDL语言设计CPFSK调制解调器的方法.详细叙述了其工作原理及设计思想,并用可编程逻辑器件CPLD予以实现.另外给出了程序设计和仿真波形,还介绍了调制解调器的数据传输速率和载波频率的修改方法. 相似文献
17.
通过对FPGA芯片进行VHDL语言编程,并在EDA实验箱上下载、调试,实现了数字电压表的功能。具体方案是利用状态机的方法对ADC0809进行采样控制,并将采样后的信号转换为BCD码,经译码后再通过三位数码管进行显示。该设计突出了VHDL语言良好的电路描述和建模能力,从而大大简化了硬件设计任务,提高了设计效率。由于VHDL语言的灵活性和可扩展性以及EDA实验箱的反复利用性,减小了实验成本。 相似文献
18.
基于CPLD和VHDL的现代数字系统设计 总被引:3,自引:0,他引:3
介绍了以CPLD/FPGA芯片为核心,以VHDL设计语言为手段,以EDA软件为平台的现代数字系统设计方法和特点,并通过一个实例具体介绍了其自顶向下的设计过程。 相似文献
19.
介绍一种基于CPLD的多光谱数字遥感相机调焦控制系统的设计方法。使用VHDL硬件语言作为CPLD的输入方式。重点介绍了串行接收模块,控制模块的设计方法。经过仿真验证了该系统可以完成相机调焦的功能。该设计也可提高系统的可靠性和稳定性。 相似文献
20.
循环纠错码的VHDL语言实现 总被引:1,自引:0,他引:1
探讨了循环纠错码编译码器的VHDL语言的FPGA实现.用语言描述实现的循环纠错编和译码器比用硬件电路实现后再下载到可编程电路的方法有更强的适应性.对于(n,k)循环纠错码,只要确定了n和k的值就可以按此方法实现设计. 相似文献