基于MAXPLUS Ⅱ的两位全加器的设计

本文利用FPGA常用开发环境MAXPLUSⅡ对两位全加器进行了设计,对设计过程中遇到的一些问题进行了分析与探讨。     

基于MAXPLUSⅡ环境下的1位全加器的设计

介绍了基于Altera公司在Windows环境下开发的EDA软件工具MAXPLUSⅡ的1位全加器的设计，对使用到的一些EDA关键技术进行了分析和探讨。     

一种新的全加器设计方案

加法器几乎在各种电路中都有着广泛的应用,提出了一种新的全加器结构,并相对于传统全加器,从面积和速度两方面论述了这种新结构的优点。最后给出一个应用例子。     

利用集成全加器设计码制转换电路

介绍了用集成超前进位全加器设计码制转换电路的理论和方法，并举例说明其应用。     

数字逻辑电路设计方法探讨

全加器是算术逻辑运算中非常重要的组成部分,对其深入探索、正确理解有极其重要的意义,通过对全加器的逻辑表达演变,采用不同器件,用多种方法设计出一位全加器,使实验者或产品开发者等在使用全加器时,根据具体条件,选择不同方法完成其功能,以达到对数字逻辑电路设计方法较全面的理解。     

任意逻辑表达式化简系统的分析

在逻辑线路的设计中,逻辑表达式越简单,线路实现起来就越经济,可靠性也越高。常用的卡诺图法通常会用于化简含有四个变量的逻辑表达式,但在变量超过八个时性能也会急剧下降。本文尝试通过不将逻辑表达式化简到最简形式以提高化简的效率,以便处理当逻辑表达式的变量增多和变复杂时的情况。     

一种高速全加器运算单元

对集成芯片中一种常用单元电路——全加器,进行了结构和时延性能分析。通过运用布尔代数基本定律、定理,对全加器和函数进行全面处理,提取和函数最优化函数式。根据优化函数式,设计了高速全加器单元电路。这种电路与传统全加器单元电路相比,不仅结构简单,有利于集成,同时,由于电路传输延迟时间小,运算速度快。     

补码乘法器中负权全加器概念探讨

乘法器采用补码直接运算,可以大大加快运算速度,前人已给出了具体实现方法,遗憾的是关于进位c的算法是错误的,在有负权输入情况下,c不能简单的表示为原来输出的反,与原来输出有交叉重迭.就这一问题进行详细探讨,并提出具体逻辑表达式以及解决方案.     

与-或及与-异或表达式间的一种转换方法

介绍了与-或表达式及与-异或表达式间的一种形式的转换方法，该方法方便了在这两种表达式间的直接转换，也适于用计算机辅助进行两种表达式间的直接转换．用这种方法能方便地导出与-或表达式与Reed-Muller表达式间的形式转换以及极性函数转换成Reed-Muller表达式的形式转换。     

组合逻辑实验电路设计方法研究

讨论了三人表决逻辑电路,分别采用小规模集成门电路、中规模集成电路、只读存储器和可编程逻辑阵列实现了六种三人表决逻辑实验电路,总结了设计组合逻辑电路的步骤和方法。该方法对其他数字逻辑电路的设计具有一定的指导作用。     

两点量子元胞自动机全加器电路设计

针对两点量子元胞自动机在信号沿竖直方向进行取反操作时元胞容易发生翻转的问题,提出了一种将信号沿竖直方向的取反操作转移到水平方向的方法,并将此方法运用到两点量子元胞自动机的异或门结构以及基于此异或门结构的全加器电路的设计。利用遗传模拟退火算法对电路功能进行了仿真,仿真结果验证了该方法的可行性和正确性。与利用传统四点量子元胞自动机设计的全加器电路相比,文中设计的全加器电路所需的电子数和量子点数均减少了25%,电路集成度提高了6.2%。"     

组合逻辑电路的设计简化

把EPROM引用到逻辑电路中,将会简化逻辑电路及其设计步骤.     

基于SOA四波混频效应的全光全加器

基于半导体光放大器（SOA）的四波混频效应（FWM）,设计出同时实现全光“与”和“同或”逻辑功能的光逻辑门,并将它通过级联方式实现了一种全光全加器。利用OptiSystem光通信软件,研究信号光与泵浦光的波长间隔对FWM的影响,验证单个SOA同时输出逻辑“与”功能和“同或”逻辑功能的全光逻辑门可行性,通过软件仿真实现论文全光全加器的逻辑功能。     

如何正确使用逻辑表达式的简化和转换

在逻辑电路的教学中使用推广的吸收律,广义还原律和分解定理等和本文给出的与-或及与-异或表达式的转换公式,将有利于学生更好地利用布尔代数法对逻辑表达式简化与运算.     

逻辑相邻与输入变量数的关系

本文从最小项和逻辑相邻的概念出发，论述了逻辑相邻与变量个数的关系。使逻辑设计中的相邻问题与变量个数建立了对应关系。     

利用卡诺图快速化简逻辑函数的方法

该文分析了利用卡诺图法化简逻辑函数的基本原理，并根据自己的教学实践，提出了快速画出逻辑函数的卡诺图及由卡诺图快速化简逻辑函数的方法。     

流水线技术在PLD设计中的应用

本文通过阐述流水线工作原理,并将其用到ＰＬＣ设计中。在ＰＬＣ设计中使用流水线技术,能够提高系统速度,用八位全加器的工作,说明了流水线技术在ＰＬＤ设计中的应用。     

数字逻辑设计方法与应用

按照逻辑功能的不同特点，常把数字逻辑电路分为两大类：一类称为组合逻辑电路，一类称为时序逻辑电路。两类逻辑电路的功能描述方法、分析和设计方法不同。本文将对两类逻辑电路的分析与设计中的有关问题分类举例说明。一、组合逻辑电路设计组合逻辑电路的输出信号的稳态值仅决定于该时刻各个输入信号的取值，与电路前一时刻的逻辑状态无关。组合逻辑电路的逻辑功能表示方法常用逻辑函数表达式、真值表、卡诺图、逻辑图。组合逻辑电路的设计就是从给定的逻辑要求出发，求出完成逻辑要求的逻辑电路图，其设计过程通常分为四步，而最重要的一…     

多位快速加法器的设计

加法运算在计算机中是最基本的,也是最重要的运算。传统的快速加法器是使用超前进位加法器,但其存在着电路不规整,需要长线驱动等缺点。文章提出了采用二叉树法设计加法器的方法,用该方法实现的加法器,具有电路规整、易于扩展及速度快等优点。