退火温度对氧化铝薄膜性质的影响

<正>随着集成电路中晶体管特征尺寸的逐渐减小,目前场效应晶体管栅介质SiO2的厚度已经减小到纳米量级,隧道效应产生的较大漏电流使得SiO2栅介质丧失了良好的绝缘效果[1]。由于高介电常数材料(高k材料)可以在保持电容密度不变的同时增大栅介质的物理厚度[2,3],因此使用高k材料替代SiO2作为栅介质层是目前最有希望解决此问题的途径。为维持半导体产业继续依照摩尔定律向前发展,高k栅介质层已经成为当前的研究热点[4,5]。在众多的高k材料中,Al2O3因具有良好的综合性质而倍受瞩目,如高的介电常数     

高k栅栈MOSFET共振隧穿模型

针对高介电常数（k）栅堆栈金属氧化物场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET）实际结构,建立了入射电子与界面缺陷共振高k栅栈结构共振隧穿模型.通过薛定谔方程和泊松方程求SiO2和高k界面束缚态波函数,利用横向共振法到共振本征态,采用量子力转移矩阵法求共振隧穿系数,模拟到栅隧穿电流密度与文献中实验结果一致.讨论了高k栅几种介质材料和栅电极材料及其界面层（IL）厚度、高k层（HK）厚度对共振隧穿系数影响.结果表明,随着HfO2和Al2O3厚度减小,栅栈结构共振隧穿系数减小,共振峰减少.随着La2O3厚度减小,共振峰减少,共振隧穿系数却增大.随着SiO2厚度增大,HfO2,Al2O3和La2O3基栅栈结构共振隧穿系数都减小,共振峰都减少.TiN栅电极HfO2,Al2O3和La2O3基栅栈比相应多晶硅栅电极栅栈结构共振隧穿系数小很多,共振峰少.     

工作气压对磁控溅射Ta2O5薄膜电学性能的影响

信息技术的发展提出了采用高k栅介质材料替代SiO2的需要.高介电Ta2O5薄膜的研究具有很强的应用背景.但是在实际应用中,漏电流较大成为Ta2O5的一个缺点.本文研究了磁控溅射方法制备Ta2O5薄膜时工作气压对于薄膜电学性能的影响.实验制备了不同工作气压的Ta2O5薄膜,测试了样品的粗糙度和绝缘性能,并对实验结果进行了分析.     

超薄层SiOxNy栅介质薄膜的制备与研究进展

在0.1μm级的Si-CMOS器件及其集成电路中,作为替代传统SiO2栅介质的首选材料,超薄SiOxNy膜已被广泛研究和应用.本文介绍了近几年SiOxNy栅介质制备技术的研究进展,讨论了各种方法的优缺点,并展望了SiOxNy栅介质制备技术的未来发展趋势.     

高k介质纳米MOSFET栅电流和电容模型

介绍了一种纳米MOSFET（场效应管）栅电流和电容的统一模型,该模型基于Schrfidinger-Poisson方程自洽全量子数值解,特别适用于高k栅介质和多层高k栅介质纳米MOSFET。运用该方法计算了各种结构和材料高k介质的MOSFET栅极电流,并进行了分析比较。模拟得出栅极电流和电容与实验结果符合。     

基于氮氧化物的高k栅介质研究现状

氮氧化物在MOS器件高k栅介质研究中得到了广泛的重视。本文从材料、工艺、性能等角度综述了目前氮氧化物的研究进展,对氮化改性应用于高k栅介质的利弊作了重点探讨。     

基于转移矩阵法确定高k介质中泄漏电流共振隧穿机制的存在性

栅隧穿电流已成为制约MOS器件继续缩小的因素之一.为了掌握和控制高k栅栈的栅电流,必须全面了解其中存在的各种隧穿机制.考虑高k介质和二氧化硅间的界面陷阱,建立了高栅栈MOSFET中沟道与栅极交换载流子的双势垒隧穿物理模型.采用量子力学的转移矩阵方法,计算沟道电子通过高栅栈结构的透射系数,模拟得到的透射系数曲线随电子能量变化呈现峰谷振荡的特征.将本文模拟结果与非平衡格林函数及WKB近似方法模拟结果对比,通过论证得出电子能量低于高导带底的透射系数峰为共振隧穿机制所产生,而能量高于高k介质导带底的电子透射系数峰为直接隧穿的结论.     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

栅介质材料及尺寸对薄膜晶体管性能影响研究

系统地对基于高介电常数材料HfO_2和传统的介质材料SiO_2这两种不同栅介质层材料的硅薄膜晶体管进行建模并对不同尺寸和温度条件下的薄膜晶体管的工作特性进行了研究.获得了不同沟道长度和沟道宽度,不同栅介质层厚度和不同温度条件下的薄膜晶体管的工作特性曲线.通过对比发现,薄膜晶体管的饱和电流与沟道长度和栅介质层厚度成反比,与沟道宽度成正比,与理论计算一致.随着温度的升高,薄膜晶体管的载流子迁移率和阐值电压都在逐渐减小,因而饱和电流值逐渐减小;在相同栅介质层尺寸和温度条件下,基于HfO_2的薄膜晶体管相对于基于SiO_2的薄膜晶体管具有更高的电流开关比,更低的阈值电压和更小的泄漏电流.因此,基于高介电常数栅介质材料的薄膜晶体管相对于基于SiO_2的薄膜晶体管具有更好的性能.     

Al/SiO_2 周期迭层膜式微型偏光器中的Al膜层

对周期性Ａｌ／ＳｉＯ２迭层膜式微型偏光器中的Ａｌ膜层进行了研究．高消光比的迭层膜式微型偏光器的性能主要决定于Ａｌ膜层的介电常数．从理论上分析了影响Ａｌ膜层介电常数的因素及Ａｌ膜层的介电常数偏离体金属Ａｌ相应值的原因．Ａｌ膜层溅射沉积条件实验研究结果表明,沉积速率、膜层厚度及基底形貌的控制和选择是非常重要的     

纳米二氧化硅改性环氧树脂复合材料的性能研究

利用硅烷偶联剂对纳米SiO2进行表面改性,进而通过共混法将改性后的纳米SiO2粒子分散到环氧树脂(Epoxy)中,制备了不同纳米SiO2含量的SiO2/EP复合材料.利用IR,SEM和TGA、阻抗分析仪等研究了SiO2添加量对复合材料微观结构、热稳定性和介电性能的影响.结果表明,随着纳米SiO2含量的增加,SiO2/EP复合材料的热稳定性逐渐升高,介电常数和损耗因数则呈先降低后增加趋势;当纳米SiO2含量为4%时,纳米颗粒在复合材料中分散均匀,复合材料的热稳定性好,介电性能最优(当测试频率为1GHz,介电常数为2.86,介电损耗为0.023 53).分析了复合材料热稳定和介电性能变化的微观机理.     

Zn2SiO4电子结构及光学性质的第一性原理计算

使用基于第一性原理的密度泛函理论(DFT)赝势平面波方法,对三斜结构的Zn2SiO4的能带结构、态密度和光学性质进行了理论计算.能带计算结果表明,Zn2SiO4是具有能隙为1.086 eV的直接带隙半导体;其价带主要是由Zn的3d态电子和O的2P态电子构成,导带在6.5～7.5 ev之间,起主要贡献的是Zn的3p和4s...     

表面活性剂浓度对介孔氧化硅薄膜结构和性能的影响研究

报道了一种新型纳米多孔氧化硅薄膜的制备方法，并详细探讨了表面活性剂浓度对介孔氧化硅薄膜结构和性能的影响。以十六烷基三甲基溴化铵(CTAB)为模板剂．正硅酸乙酯为硅源，盐酸为催化剂，采用溶胶-凝胶技术，通过提拉法制备了二氧化硅透明介孔薄膜。用红外光谱、小角XRD、原子力显微镜对样品进行了表征，并采用椭偏仪和阻抗分析仪测量薄膜的折射率和介电常数。该薄膜具有很低的介电常数和较好的机械强度，是一种可用于微电子工业的极富应用前景的低介电常数材料。     

高衍射效率金属介质膜光栅的设计及性能分析

基于严格耦合波理论,分析了金属介质膜光栅的衍射性能,以-1级衍射效率为评价函数,研究了表面浮雕结构分别为HfO2和Si O2材料的金属介质膜光栅,获得衍射效率优于99%的结构参数。数值计算表明,当顶层光栅结构为HfO2和Si O2的槽深分别为80nm和225 nm时,在1 053 nm处获得接近100%的衍射效率。     

用俄歇能谱研究热氮化SiO2膜中氮原子的扩散

应用俄歇电子能谱仪，对快速热氮化法制备的热氮化二氧化硅薄膜及快速热氮化后再氧化退火的二氧化硅薄膜，进行元素深度分布剖析。薄膜厚度约为６０ｎｍ。分析结果发现：１）氮原子在二氧化硅薄膜中的扩散范围受氧原子浓度的控制；２）热氮化二氧化硅薄膜经氧化退火处理后氮原子浓度降低，分布变得平缓，均匀。     

K掺杂PST薄膜的制备与介电调谐性能

采用Sol～Gel法在Pt／TiO2／SiO2／Si基底上制备了多种不同组分的（Pb0.3Sr0.7）1-xKxTiO3（PST）（x=0,1mol％,2．5mol％,5mol％）多层均匀薄膜,并研究了它们的介电调谐性能．发现掺杂后薄膜的晶型未改变,介电常数降低及介电损耗减小．1MHz时,随K含量的从0增加至5mol％,薄膜的介电常数从841降低至539,而介电损耗由0．134减小到0．058,其微波介电综合性能改善．     

添加BaO-B2O3-SiO2玻璃对Sr0.3BaO0.7Nb2O6陶瓷烧结和介电性能的影响

以分析纯的BaCO3,SrCO3,Nb2O5,H38O3和SiO2粉末为原料,采用传统的固相合成法制备添加50BaO-4082O3-10SiO2玻璃(物质的量比)的Sro.3Ba0.7Nb2O6(即SBN70)陶瓷.采用X线衍射仪(XRD)、扫描电子显微镜(SEM)和阻抗分析仪研究添加玻璃对SBN70陶瓷的烧结和介电性能的影响.研究结果表明;随着玻璃含量的增加,陶瓷样品的相对密度先增大后减小;当玻璃含量为5%(质量分数,下同)时,样品的密度达到最大值;添加玻璃降低了陶瓷的烧结温度,于1 250℃时添加5%玻璃的SBN70陶瓷已烧结致密,陶瓷的平均晶粒尺寸约2 μm,晶粒呈短柱状结构;当玻璃含量增大时,晶粒尺寸呈增大趋势;当玻璃添加量≤5%时,样品仍为单相四方钨青铜结构;当含量为10%时,出现了第二相SrB4O7;随着玻璃含量的增加,SBN70衍射峰的位置先移向低角度后移向高角度,而居里温度T0逐渐降低,从195℃下降到25℃左右;随玻璃含量的增加,最大介电常数εmax呈先减小后增大的变化趋势,而介电损耗tan δ则随玻璃含量的增大而减小;添加玻璃的SBN70陶瓷具有弥散相变特性,其弥散系数γ随添加玻璃含量的增加而增大.     

SiC材料的制备及生成反应的分析

本文对ＳｉＣ颗粒、晶须和纤维的制备方法和碳热还原反应作了探讨,碳熟还原应作了制备ＳｉＣ材料的主要反应可为两个基本过程,首先为ＳｉＯ气的产生,其次ＳｉＯ直接与Ｃ反应生成ＳｉＣ,或ＳｉＯ成硅再与Ｃ反应生成ＳｉＣ。