用于蓝牙射频芯片发送通道的电流驱动型7位20 MHz CMOS DAC

介绍了一种应用在蓝牙射频芯片发送通道中的7位电流驱动型CMOS数模转换器,采样频率为20MHz。电路设计中使用单位电流源阵列和数字同步控制单元来提高电流源的匹配性和动态范围;版图设计利用梯度和温度误差的分布规律通过误差平均化的电流源阵列布局方案来避免误差积累．该芯片采用0．35μm标准CMOS制造工艺,面积为0．03mm^2．在3．3V工作电压下,测试结果显示芯片的静态分辨率达到了设计目标,功耗为0．86mW。     

3.75GHz 0.35μm CMOS1∶4静态分频器集成电路设计

给出了一个利用 0 35 μmCMOS工艺实现的 1∶4静态分频器设计方法。该分频器采用源极耦合场效应管逻辑电路 ,基本结构与T触发器相同。测试结果表明 ,当电源电压为 3 3V、输入信号峰峰值为 0 5V时 ,芯片可以工作在 3 75GHz,功耗为 78mW。     

基于VC++的模拟集成电路设计实验仿真工具开发

提出了一种WindowsXP平台下模拟集成电路仿真软件的开发方法，利用VisualC＋＋软件开发工具开发了仿真软件功能，采用C编译器CYGWIN和MINGW32工具完成了应用程序与标准SPICE3工具的接口，实现了电路的仿真模拟。电路仿真软件基本完成了集成电路设计中电路仿真的基本功能，已经在集成电路教学中获得使用。     

应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。     

采用0．13μm CMOS工艺开关电容Δ∑调制器的设计和实现

采用0．13μmCMOS工艺设计并实现了一个开关电容2阶Δ∑调制器，该调制器能够将一个中心频率为455kHz，带宽为10kHz的调幅信号转换成具有10位分辨率、信噪比为62dB的1位编码信号．在设计运算放大器时，充分考虑了短沟道晶体管设计的一些特殊要求，特别是考虑了MOS场效应管的输出电导gd这个非常敏感的设计参数．所设计电路的芯片的面积为260μm×370μm，工作电压为1．2V．与其它的同类调制器相比，由于采用0．13μmCMOS工艺进行设计，因而芯片面积小，工作电压低．     

带有片上天线的非接触式IC卡设计

介绍了一种基于ISO／IEC14443协议的带有片上天线的近耦合非接触式IC卡的芯片设计,它将天线集成到芯片中并用状态机代替MCU作为芯片的控制器,采用0．35pm工艺模型,用HSPICE对天线、模拟电路进行了仿真,采用Verilog语言和Synopsys综合工具对数字电路进行了VLSI设计,芯片仿真结果表明功能及各项性能达到了原定指标。     

低电压超低功耗人工耳蜗植入体芯片设计

基于台积电TSMC 0.35μm 3.3V标准半导体工艺,完成一款低电压、超低功耗人工耳蜗植入体芯片设计与流片.首先,基于目标工艺设计一套2.0V低电压标准单元库,完成电路结构设计、特征化提取和版图设计;其次,以2.0V低电压标准单元库为目标工艺库,完成植入体芯片综合及物理设计,引入基于蒙特卡罗仿真的统计静态时序分析方法,提高低电压路径的时序收敛性.测试结果显示:当工作电压由3.3V降至2.0V时,人工耳蜗植入体芯片功能正常,全芯片功耗下降了74.7%.     

利用TCAD方法优化设计金属栅CMOS工艺及电路

为了降低集成电路制造工艺的成本,用计算机辅助工艺设计(TCAD)的方法开发了金属铝栅CMOS工艺.首先利用3μm金属铝栅工艺对模拟软件TSUPREM-4和器件模拟软件MED ICI进行了校准,再对金属铝栅1.5μm短沟道CMOS工艺进行器件结构、工艺和电气性能等参数的模拟,以最简约工艺在现有工艺线上成功流水了1.5μm铝栅CMOS.实际测试阈值电压为±0.6V,击穿达到11V,各项指标参数的模拟与实际测试误差在5%以内,并将工艺开发和电路设计结合起来,用电路的性能验证了工艺.利用TCAD方法已成为集成电路和分立器件设计和制造的重要方法.     

千兆以太网卡芯片数模转换电路的设计与实现

给出了6bit分辨率、10bit精度的千兆以太网卡芯片数模转换电路,包括体系结构设计、电路设计与仿真、版图设计．该数模转换电路经过TSMC 0．13μm 1P8M CMOS工艺验证,工作电压为1．5V／2．7V．芯片测试结果表明该数模转换电路能够满足千兆以太网卡芯片的性能要求．     

基于USB2.0的激光切割机高速数据传输

本文采用CYPRESS公司的CY7C68001作为USB收发控制芯片,以TI公司TMS320F2812为微处理器控制芯片设计了USB2．0接口方案．该方案完成了USB设备的硬件连接和软件实现,并成功应用于激光切割机系统．实际测试证明,USB2．0接口的实际数据传输速度最高可达200Mbps,完全满足激光切割机控制系统高速、实时传输的要求．     

应用于生物检测的微流体聚焦芯片的研制

为了完成生物检测实验中待检测微球的单列通过,基于流式细胞仪的技术原理,设计了一种微流体聚焦芯片,并利用Intellisuite软件对聚焦进行仿真和设计.用微浇铸方法制作基于聚二甲基硅氧烷的微流控芯片,并采用插针式封接,提高了芯片成品率.通过实验制作芯片,并将它应用于测试,成功地实现了直径为10 μm的悬浮待检测微球呈单...     

基于FPGA和FT245的芯片功能测试装置的设计与实现

设计芯片功能测试装置,以FPGA为控制单元,利用FT245实现FPGA与上位机的通信。上位机发送测试数据,然后采集被测芯片的输出响应并分析。与理论上正确的数据进行比较,得出结论。对于模拟芯片设计了A/D和D/A转换模块,调试的结果表明,测试装置可完成对常用芯片的功能测试。     

利用ispPAC10实现放大器任意增益值的高精度调节

ispPACl0是美国Lattice公司最新推出的模拟电路在系统可编程器件,它为电子电路设计进行电路设计提供了一条有效的新途径．介绍了利用ispPAC10芯片实现放大器增益的高精度调整及获得任意增益值的方法．     

一种适用于RFID系统的低功耗检波器设计和实现

设计了一种适用于RFID系统的低功耗检波器,能完成对输入波形的数据检波,达到RFID系统的设计要求且具有低功耗的特点.芯片采用Charter 0.35μm CMOS工艺设计,该芯片已流片成功,测试结果表明该电路的静态功耗低于2μW,达到了RFID Tag系统对检波器的设计要求.     

一种RSA算法的新型ASIC实现

提出了一种实现RSA算法的新型ASIC结构,具有较小的芯片面积和较强的灵活性,适合于智能IC卡应用。利用0．5μm CMOS标准单元库实现了该RSA协处理器,约折合14K(2^10)等效门,面积约3mm^2,最高工作频率40MHz,完成1024位RSA加／解密运算需时375ms。     

6.5万彩色显示PM-OLED控制与驱动芯片

为了支持并利用有机发光二极管(OLED)显示技术,设计了一种适用于96×64无源OLED(PM-OLED)的显示控制与驱动芯片。该芯片可以实现6.5万彩色显示和256级对比度调节,驱动方法采用了脉冲幅度调制(PAM)。芯片不但集成了数字和模拟电路,而且兼容高电压和低电压同时工作。测试结果表明:在低压电源为3V、高压电源为12V的情况下,当列驱动单元输出电流为100μA时,驱动电路和显示屏的整体模块功耗约为770mW,所设计的控制与驱动芯片能够正确显示彩色图像。     

6.5万彩色显示PM-OLED控制与驱动芯片

为了支持并利用有机发光二极管(OLED)显示技术,设计一种适用于96×64无源OLED(PM-OLED)的显示控制与驱动芯片。该芯片可以实现6.5万彩色显示和256级对比度调节,驱动方法采用了脉冲幅度调制(PAM)。芯片不但集成了数字和模拟电路,而且兼容高电压和低电压同时工作。测试结果表明:在低压电源为3 V、高压电源为12 V的情况下,当列驱动单元输出电流为100μA时,驱动电路和显示屏的整体模块功耗约为770 mW,所设计的控制与驱动芯片能够正确显示彩色图像。     

一种基于BiCMOS工艺误差放大电路的设计

针对消费电子产品PWM电流型DC-DC电源管理芯片的特点，设计了芯片中所必需的误差放大器，利用带隙基准电压源的原理，结合OTA放大器，提出一种新的误差放大器电路的设计，实现了芯片中误差放大器的功能，满足了芯片电压环路的要求。基于UMC0．6μm BCDBiCMOS工艺，Hspice软件仿真的结果表明所设计的误差放大电路具有结构简单、稳定性高、功耗低等特点，可工作在3．3V-5．5V的电压范围下，性能有很大改善，满足了芯片的需要，可以用于类似芯片中。     

一种克服工艺参数影响的IDDT方法

在瞬态电流测试中,即使是同一设计的芯片,由于制作工艺参数的不稳定性,在输入相同的测试向量对时,会产生不同的瞬态电流,这就可能减小故障电路和无故障电路瞬态电流的差别,导致不能对电路是否有故障做出正确的判断。参考稳态电流测试中克服工艺参数影响的方法,针对开路故障,提出了一种在瞬态电流测试中克服工艺参数影响的方法,并利用Pspice软件对这种方法进行了模拟实验。模拟结果证明,该方法是可行的。     

3.75 GHz 0.35 μm CMOS 1:4静态分频器集成电路设计

给出了一个利用0.35 μm CMOS工艺实现的14静态分频器设计方法.该分频器采用源极耦合场效应管逻辑电路,基本结构与T触发器相同.测试结果表明,当电源电压为3.3 V、输入信号峰峰值为O.5 V时,芯片可以工作在3.75 GHz,功耗为78 mW.