嵌入式系统的低功耗技术研究

嵌入式系统已经占据了电子系统的主导地位,其应用领域决定了它必须满足众多严格的设计约束。功耗约束就是其中最重要的一个。文中介绍了低功耗技术的基础理论和发展趋势,并结合嵌入式系统应用对当前的低功耗研究的关键技术做了相关分析。     

传输-箝位理论及在交流能源低功耗CMOS电路设计中的应用

从钟控信号的混合逻辑代数表示出发,研究传输—箝位理论在利用渐变功率时钟的低功耗CMOS电路设计中的应用.在钟控信号基础上,先讨论了钟控信号的混合逻辑表示,然后提出传输电压开关在钟控信号下的实现,同时提出箝位运算以及电路实现.在此基础上进一步讨论了传输—箝位理论在采用交流能源的钟控CMOS电路设计中的应用.PSPICE模拟证明,利用传输—箝位理论所设计的电路具有正确的逻辑功能及较为明显能量恢复特性,并具有较为可观的能耗节省.     

一种改进的记录缓冲低功耗指令cache方案

针对记录缓冲低功耗cache过滤大部分无效访问、降低功耗的同时无法降低静态功耗的问题,在记录缓冲基础上提出一种改进方案.设计了针对指令存储单元的状态控制电路,在相应的控制逻辑的驱动下自动将不常用的指令存储单元设置为休眠状态,从而有效节省cache的静态功耗.为验证方案的有效性,采用10个SPEC2000标准测试程序进行仿真,并与传统缓冲cache在功耗、性能及面积上进行比较.结果表明该方案在牺牲少量性能和面积的基础上可有效节省指令cache的静态和动态功耗.     

一种低功耗GaN基紫外焦平面读出电路设计

针对GaN基紫外焦平面,采用单端放大器的CTIA结构作为输入级,设计了一种小面积低功耗的读出电路,分析了电路的电荷增益、注入效率、功耗与噪声等性能指标。通过使用边积分边读出模式工作,电路功耗显著下降,当面阵大小为M×N时,仅与列数N有关。仿真结果表明,电路工作正常,电荷增益为1.6μV/e,注入效率可达96.8%,输出线性度大于99%,对噪声具有很好的抑制作用。     

新型低功耗QSBDI红外读出电路设计

提出了一种新型红外读出电路的像素结构--四像素共用BDI结构(Quad-Share Buffered Direct-Injection: QSBDI).在这种电路结构中,4个相邻的像素共用一个反馈放大器.在开关的控制下,像素可以实现积分然后读出(ITR)和积分同时读出(IWR)功能.在30 μm×30 μm的像素面积中,实现了略大于0.9 pF的电容和4.2 pC的电荷存储能力,平均功耗只有500 nW.在实现低功耗的同时,该结构使像素级的固定模式噪声(FPN)只来源于局部的失配,与整个像素阵列的失配无关,从而使得这种像素结构非常适用于大规模2-D 读出电路(Readout IC:ROIC).后续的版图设计以及后仿真也表明这种像素结构是一种非常实用的像素结构.基于该结构的128×128的测试芯片已经设计完成,将在0.5 μm工艺下进行流片测试.     

单片机应用系统的低功耗设计破

本文介绍了在单片机应用系统设计中降低系统功耗的软件与硬件方面的设计,并给出了具体的软件设计方法,硬件的选取原则及使用.     

单片机应用系统的低功耗设计

本文介绍了在单片机应用系统设计中降低系统功耗的软件与硬件方面的设计,并给出了具体的软件设计方法,硬件的选取原则及使用。     

低功耗LCOS微型显示器驱动电路的设计

本文用adiabatic charge和energy recovery低功耗技术设计了LCOS微型显示器的驱动电路，并介绍了cadence的仿真结果和版图结构。     

单片机应用系统的低功耗设计

本文介绍了在单片机应用系统设计中降低系统功耗的软件与硬件方面的设计，并给出了具体的软件设计方法，硬件的选取原则及使用     

应用于CIS的高速低功耗LVDS驱动电路设计

随着CMOS 图像传感器(CIS)在空间分辨率和时间分辨率的不断提升,CIS 的数据量在不断增加;同时,现代社会对低功耗CIS 的需求也越来越多. 设计了应用于CIS 的高速低功耗低压差分信号(LVDS)驱动电路.采用输出摆率控制的电流开关驱动器,该结构不需要在电流开关驱动器的输出端外接匹配电阻实现阻抗匹配,从而减小了电路的功耗;同时利用电流开关驱动器的电流源来实现预加重功能,没有额外的电流源和控制电流源的辅助电路,因此减小了LVDS 驱动电路的整体功耗. 论文采用0.13 μm CMOS 工艺绘制LVDS 驱动电路的版图,面积为0.025 mm2. 在不同工艺角、电源电压和温度下后仿结果为:LVDS 驱动电路在速率为2 Gbit/s 时的最高功耗为23.43 mW,此时在100 Ω 的终端电阻上的摆幅为439 mV,输出共模电平为1.26 V,抖动为15.0 ps.     

一种低功耗异步FIFO在ASIC中的设计

为解决PCI视频采集卡中跨时钟域数据准确传输的问题,提出一种低功耗的异步先进先出(First In First Out,FIFO)存储器模块的实现方案.为适应大量的视频数据猝发传输设计一种宽为36位、深为256的异步 FIFO,基于低功耗设计思想,使用格雷码地址编码以有效抑制亚稳态,增加了门控时钟电路.该模块已经过测试...     

一种采用时域比较器的低功耗逐次逼近型模数转换器的设计

基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器（successive approximation register analog-to-digital convertor,SAR ADC）.与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时间信号,并通过鉴相器鉴别相位差而得到比较器结果,减小了共模偏移对比较器的影响和静态功耗.同时,电路采用部分单调式的电容阵列电压转换过程,有效减小电容阵列总电容及其功耗.仿真结果表明,在电源电压1 V,采样率308 kS/s,信号幅度0.9 V的情况下,有效位数（ENOB）为9.45 bits,功耗为13.48 μW.      

典型低功耗无线智能设备的一般功耗模型

低功耗无线智能设备数量正在急剧增长,研究其功耗影响规律有助于优化设备的电源模块,还能为自供电设备提供基本的设计指导.开发了一种典型无线低功耗蓝牙设备,根据无线设备的工作特征定义了无线数据吞吐率及工作占空比两个基本参数,建立了基于上述基本参数的一般功耗模型.通过所搭建的功耗测试平台测量了上述蓝牙设备在不同工作条件下的平均功耗值,实验结果验证了理论模型.研究结果在低功耗无线设备的功耗分析和优化方面有一定的指导意义.     

一种低资源数字抽取滤波器设计

设计并实现一个应用于音频Sigma-Delta模数转换器的低资源数字抽取滤波器。该滤波器采用多级多采样率结构, 整体带内纹波小于0.06 dB, 带宽为21.6 kHz, 最低工作频率为10 MHz。通过滤波器硬件架构的设计, 有效地缩小了抽取滤波器的电路面积和功耗。芯片测试结果表明, 对 64 倍过采样率、4 阶Sigma-Delta调制的 1 bit 脉冲密度调制信号输出码流进行处理, 得到音频信号的信噪比达到87.2 dB, 在SMIC 0.13 μm 工艺下, 数字部分的面积约为0.146 mm²。与同类型抽取滤波器相比, 面积减小58%, 功耗减少60%以上。     

低功耗直接衬底耦合QVCO的分析与设计

设计了一款基于TSMC 0.13μm CMOS工艺实现的低功耗低相位噪声、直接衬底耦合形式的正交压控振荡器(QVCO).该QVCO采用电容抽头技术、丙类操作状态和衬底耦合技术,降低电路的功耗和面积.最终版图后仿真结果表明:该QVCO在仅消耗2 m W的情况下,在载频6 GHz处,相位噪声达到-119.11d Bc/Hz@1MHz.     

小议住宅电气设计

从电源插座设计、照明用电设计两个方面介绍了住宅电气设计的要点,并阐述了电气设计在住宅中的重要作用。     

从符号看设计文化与消费

介绍了符号的概念,分析了符号意义的变化,阐述了符号意义与设计文化和消费心理的关系。     

动态测试系统微功耗技术研究

本文介绍了在动态测试系统中实现微功耗的关键技术以及对电路进行优化设计的常用方法;着重阐述了微功耗优化技术的相关内容;在分析现有模拟器件和功耗模型的基础上,从物理逻辑设计、软件编程优化、低功耗映射等方面评述了当前低功耗关键技术,并提出了相关可行的改进方案。     

炮口感应装定引信电路低功耗设计

在分析炮口感应装定电子时间引信工作原理的基础上,结合炮口感应装定引信电路的工作特点,应用单片机对引信电路进行低功耗设计.采用低压供电、间断供电、独立高低频时钟在线切换,以及软件设计技术等方法来降低引信电路的总功耗.根据引信电路各模块的工作电流、电压及工作时间,估算整个系统的总功耗.结果证明该文方法满足引信电路的功耗设计要求.