模/数混合集成电路中的数字开关噪声分析

本文分析了静态CMOS逻辑开关在模/数混合集成电路中的开关特性、噪声特性和功耗及功耗延迟积等性能的影响,并用电流控制逻辑结构代替静态CMOS逻辑,实现低电压工作性能和峰值噪声电流下降.     

用电流控制逻辑降低模/数混合集成电路的噪声

本文分析了静态CMOS逻辑开关在模/数混合集成电路中的开关特性,噪声特性和功耗及功耗延迟等性能的影响,并用电流控制逻辑结构代替静态CMOS逻辑,实现低电压工作性能和峰值噪声电流下降近三个数量级     

CMOS门电路的功率与数据相关性

为了研究电路实现形式对密码芯片抗“功耗分析攻击”能力的影响,考察了CMOS门电路的交流馈通对电源电流的影响,输入组合对电路充放电网络的影响以及静态电流的数据相关性。对静态逻辑、N/P型动态逻辑和差分Domi-no逻辑的这3种信息泄漏机制进行了具体分析,并对这4种逻辑的2输入与门和或门进行了仿真。静态电路和普通动态电路不同输入变化对应的电流曲线间的最大差值都大于60μA,而差分Domino电路的所有电流曲线之差小于2μA。结果表明:采用N型Domino逻辑,并使数据输入只在时钟为高时有效,相对于其他逻辑功耗信息泄漏要小。     

采用二重闭环互锁调控技术的BiCMOS VFC

针对主要的压频转换器调控范围窄、线性误差大和静态功耗较高的问题,设计了0.25 μmBiCMOS压/频转换器(VFC).电压/电流转换电路(vcc)选用两级套筒式CMOS共源-共栅运放;在VCC和充放电回路、电压检测电路中分别引入负反馈,且二者级连成双重闭环系统;CMOS反馈选通电路和BJT电子开关单元设计成互锁结构,...     

采用电容耦合的能量回收电路

为了提高能量回收电路的效率,提出了能量回收电容耦合逻辑电路。该电路的非绝热损失与门的复杂度和负载均无关,其大小只决定于电路中逻辑门的数目。利用电容耦合,而不是开关逻辑网络进行逻辑求值,相对减小了导通电阻和绝热损失。该电路在电路形式上降低了功耗,在结构设计中,采取阈值逻辑结构,使功耗和性能优化。基于TSMC0.35μm工艺,设计了4位加法器,并和4位的2N-2N2P加法器、静态CMOS加法器进行比较。Hspice仿真表明:该电路电路功耗只有2N-2N2P的46%,静态CMOS的20%~31%。该电路与传统的CMOS电路比较,能耗大大降低。     

一种改进的记录缓冲低功耗指令cache方案

针对记录缓冲低功耗cache过滤大部分无效访问、降低功耗的同时无法降低静态功耗的问题,在记录缓冲基础上提出一种改进方案.设计了针对指令存储单元的状态控制电路,在相应的控制逻辑的驱动下自动将不常用的指令存储单元设置为休眠状态,从而有效节省cache的静态功耗.为验证方案的有效性,采用10个SPEC2000标准测试程序进行仿真,并与传统缓冲cache在功耗、性能及面积上进行比较.结果表明该方案在牺牲少量性能和面积的基础上可有效节省指令cache的静态和动态功耗.     

基于BiCMOS工艺的Bipolar VCO和CMOS VCO性能对比

阐述了基于BiCMOS工艺的全集成LC调谐压控振荡器的基本原理.为了比较Bipolar VCO和CMOS VCO的性能,他们很好地设计在同一块芯片上.在560 M的中心频率上,CMOS VCO无论在功耗,还是在相位噪声方面都要优于Bipolar VCO,他们的电流消耗分别为3.9 mA和5.9 mA,两种VCO都是基于0.6μm BiCMOS工艺而仿真和测量的.     

密码系统差分功耗分析攻击及功耗模型

为了证明密码系统运行时功耗泄漏包含系统密码信息,分析了静态互补金属氧化物半导体(CMOS)门数据功耗相关性,通过对AT89C52单片机实现的数据加密标准(DES)密码系统进行差分功耗分析(DPA)攻击,在64h内获得了DES第16轮加密的48 bit密钥.攻击结果表明:AT89C52中静态CMOS门状态由0到1和由1到0翻转电能消耗不同,静态CMOS门不同位置的负载电容之间存在差异.提出了寄存器负载电容充电功耗模型,解释了攻击现象,明确了DPA攻击的物理基础,为密码系统实施相关防护措施提供了依据.     

利用遗传算法实现CMOS组合电路静态功耗优化

面向基于标准单元的CMOS组合电路,利用输入向量控制技术,采用遗传算法作为求解手段,建立了CMOS组合电路静态功耗优化环境.在遗传算法中利用电路状态差异度作为适应度函数,求解使电路静态功耗最小的输入向量.实验结果表明,使用该方法能明显优化静态功耗,运行时间合理,不需要进行HSpice模拟,摆脱了对目标工艺的依赖.     

一种1.84GHz低噪声电容电感压控振荡器

研究在不影响功耗特性的情况下,改善电感电容压控振荡器(LCVCO)相位噪声特性的方法.在传统LCVCO结构基础上,增加PMOS尾电流源,并采用LC回路滤除二次谐波;使用开关电容阵列进行多带调谐,减小压控振荡器(VCO)增益,即控制电压对输出的扰动.基于Chartered 0.18μm RF CMOS工艺设计流片,测试结果表明,1.84 GHzLCVCO的功耗为16.6 mW,在100 kHz和1 MHz频偏处相位噪声分别为-105 dB/Hz和-123 dB/Hz.     

基于双边沿触发的低功耗触发器逻辑设计

从消除时钟冗余,提高时钟利用率以达到降低功耗的思想出发,提出基于双边沿触发的触发器的逻辑设计。新构建的双边沿触发器逻辑功能正确,时钟利用率高,功耗降低显著.     

绝热逻辑的能耗模型及设计策略

从传统CMOS电路的能耗分析入手,在其面临难以降低功耗诸多困难的情况下,引出绝热逻辑的工作方式,建立了绝热逻辑的能耗分析模型,证明绝热逻辑是微功耗的．随后分析了目前诸多绝热逻辑设计中存在的一些问题,最后为今后的绝热逻辑设计提供了一些设计策略．     

翅片间距对热沉散热功率的影响研究

通过数值模拟手段,对水平放置的热沉在自然对流条件下的散热状况进行了研究．研究发现在热沉的宽度不变的条件下,减少翅片间距（相当于增加热沉上的翅片数目）并不能增加热沉的对流散热功率．通过对比对热沉的数值模拟结果并结合理论分析可知,在水平放置的直翅片热沉中,在翅片间存在一个空气停滞区,该区域内空气几乎不流动,这个特点影响了热沉自然对流散热性能的发挥．随着翅片间距的缩小这个区域面积增加．翅片间距有一最佳数值,在该最佳间距下热沉散热功率最大;翅片间距超过最佳值时,将因减少翅片面积而降低热沉散热功率;翅片间距低于最佳值时,将因减小有效散热面积而降低热沉散热功率．     

电力电子变流技术在电力系统中的应用

电力电子技术在电力系统中的应用非常广泛,发达国家在用户最终实用的电能中,有60%以上的电能至少经过一次以上电力电子变流装置的处理。电力系统在通向现代化的进程中,电力电子技术是关键技术之一。可以说,如果离开电力电子技术,电力系统的现代化就是不可想象的。     

电子设备用新一代冷却技术

本文提出的以吸收式致冷机替代传统的冷却系统，利用电子管的热耗作为吸收式制冷机的动力源来驱动制冷机，将热能转为冷量．该系统既保证电子管在允许工作温度范围内工作，又可获得冷量来调节室内温度和冷却电子设备中其它发热元、器件．试验表明：电子管与制冷机系统可在相匹配的条件下工作，热利用率可达40％．该系统是待发展的大功率电子管冷却系统。     

一种高频低功耗ECL逻辑到CMOS逻辑转换电路

采用NPN、PNP两种类型的双极晶体管以及反馈技术,设计了一种高频、低功耗ECL到CMOS逻辑的转换电路.HSPICE模拟结果表明：电路最高工作频率可以达到2.5 GHz,转换延迟不超过120 ps,功耗小于15 mW.     

基于自适应重排的低功耗地址总线编码

为了降低大负载地址总线的功耗，提出了一种新的低功耗自适应偏移量总线编码方法．该编码方法采用排序数列索引进行偏移地址总线的自适应重排，通过冗余线实现最佳排序数列至存储器地址接收端的传送，相对于传统的地址总线编码方法，具有更低的总线翻转频率．验证结果表明，采用自适应偏移量总线编码，地址总线的翻转频率降低了86．6％，功耗减少了69．2％，编码器本身的动态功耗和面积相当小，有效地实现了地址总线的低功耗工作．     

USB总线中电源的功率分配

USB(Umversal Serial Bus)总线的一大优点就是能为USB设备提供一定功率的电源供应，但并非任意一个设备都可以没有限制地使用该电源，所有挂接在USB总线上的设备，无论是采用总线供电还是自供电，都必须遵循USB总线的电源规范．在设计USB电路之前了解USB总线中的电源功率分配是非常有必要的．