基于FPGA的粗粒度可重构系统拓扑网络结构开发

针对粗粒度可重构系统架构的应用开发,本文提出了一个基于FPGA的粗粒度可重构系统架构验证平台及相应的互连拓扑网络结构开发流程.基于FPGA开发板,构建粗粒度可重构系统的验证模块及模块之间的拓扑互连被自动插入从而生成该系统架构的硬件验证平台.针对不同的应用,该平台可以根据拓扑开发流程对不同拓扑互连策略下粗粒度可重构系统架构的性能和功耗进行评估分析.大量实验表明:CGRA的互连网络对该系统架构的性能和功耗有着巨大的影响,最适宜的粗粒度可重构体系架构的互连策略取决于所选的拓扑结构.根据评估所获得的系统性能、功耗以及FPGA资源占用率,设计者可以在较短的开发时间内准确地确定该应用最适宜的粗粒度可重构系统的拓扑互连策略.     

多FPGA验证平台引脚限制的解决方案

随着用户设计规模的增大,FPGA验证成为IC设计者普遍采用的方式。多FPGA系统受限于有限的片间互连线数量,设计划分变得困难。文章分析了多FPGA验证的设计流程,具体描述了IC设计划分的步骤,用Verilog语言实现了IO复用模块,提升了多FPGA验证平台的性能。该方案的设计与实现可作为多FPGA系统模块划分时IO解决方案的参考。     

可编程顶点处理器FPGA验证平台的设计与实现

为了对一个面向移动设备的可编程顶点处理器进行功能验证和性能评估,设计了一个基于片上可编程系统(system on programmable chip,SoPC)的FPGA验证平台.在该平台上,采用软硬件协同验证的方法,成功地运行了多个顶点处理器程序.实验结果表明,该平台可以有效地验证可编程顶点处理器的功能,而且适用于3D图形处理器中其他模块的FPGA验证.     

基于多FPGA的片上网络模拟平台设计和实现

针对片上网络的设计和优化问题,提出了一种基于多FPGA的片上网络模拟平台结构,用于加速片上网络的功能验证和性能评估.通过层次化设计和分布式流量管理器等技术,有效地提高了系统的灵活性,加速了片上网络的设计空间搜索.实验结果表明,多FPGA模拟平台不仅相对于传统的软件仿真具有500~10 000倍的加速比,与其他片上网络模拟平台相比也具有明显的速度优势.     

面向Mesh片上网络的快速层次化多目标映射方法

为求得片上网络(NoC)拓扑映射的近似最优解,提出一种面向MeshNoC的层次化多目标映射方法--HMMap。该方法采用分组和多目标启发式算法,自动将给定应用的IP核映射到NoC体系结构上,有效支持大规模IP核的映射,并且能够很好地权衡系统通信能耗和延迟两个关键设计指标。实验表明,HMMap相对现有方法运行时间短,所得到的拓扑映射方案在降低通信能耗和延迟方面均效果显著。随着NoC规模的增大,HMMap的优势更加明显。     

基于自组织特征映射的移动传感器网络控制

针对概率型感知模型的移动传感器网络中覆盖区域为时变的情况,提出了一种基于自组织特征映射的实时覆盖算法.其中自组织特征映射依据实时采样的样本点来对覆盖目标区域进行拓扑映射,并依据多智能体系统中的一致性控制算法使移动传感器载体形成预定编队,完成覆盖任务.最后通过实验仿真验证了该算法的优良性能.     

基于混沌Hamilton振子的QAM接收机设计与实现

引入时空混沌Hamilton振子,该振子具有呈平面多吸引子分布,且吸引子之间的轨迹互不干扰.为实现基于混沌Hamilton振子的多进制数字通信,引用区域分割思想.根据初值映射方法,提出了多进制数字信息的混沌调制系统和解调系统的理论模型.设计了混沌Hamilton振子QAM接收机,并为验证该接收机的性能设计了QAM发射机.整个混沌Hamilton振子通信系统主要由基带调制、射频调制、天线、射频解调、区域分割解调等单元组成.硬件采用FPGA开发平台完成调制、解调算法,软件采用Verilog语言进行编程.完成基于混沌的Hamilton振子的发射机和接收机系统硬件设计,并对设计的结果、性能进行验证.     

基于智能通信平台的语音社交功能研究

通过研究社交网络对于语音通信的要求,提出一种基于智能通信平台的语音社交功能实现方案,并对其应用前景进行了阐述.开发过程选取Android系统为例,分别描述了SIP(Session Init-iation Protocol)接口、编解码器工作模式、语音传输流程、通话迁移及图形用户界面等关键技术.为了验证语音社交功能,搭建了多智能终端和多操作系统版本的拓扑环境.从基本语音社交通信、通话迁移和有效通信距离3个方面分别进行了测试.结果表明该方案能够满足用户基本的语音社交需求,系统操作简便且运行稳定.     

片上网络任务映射算法的可靠性优化

为了满足当前特定应用领域对片上网络可靠性的要求,在贪心启发式映射算法的基础上,通过加入基于容错机制可靠的通信开销函数约束,实现了一种具有可靠性的片上网络任务映射算法RaNMAP.结果表明,该映射算法可以有效提高片上网络系统的可靠性,有利于从更高的抽象层次对片上网络的容错设计进行指导和评估.     

关节片上位置伺服系统控制器的实现

提出了一种关节片上位置伺服系统控制器的设计方案,并在一片可编程逻辑器件(FPGA)中得到了具体验证和实现.该方案利用FPGA的硬件逻辑单元实现了关节内部所有传感器信息的采集、M/T法测速、电机的脉宽调制和矢量控制,并在FPGA内嵌入了NIOS II软核处理器和控制器局域网CAN总线控制器,实现了关节空间的轨迹规划、位置控制以及与主控计算机的CAN总线通讯.通过SOPC Builder工具实现了硬件逻辑单元和软核控制器的集成.实验结果表明,设计的关节片上位置伺服系统可有效地提高关节控制器系统的集成度,从而减小了电路板的尺寸,增强了系统的抗干扰能力和关节控制性能.     

基于FPGA的2D-Torus片上网络无死锁路由算法

片上网络的拓扑结构和路由算法直接影响片上网络的传输延迟和传输效率.基于2D-Torus拓扑结构,提出了一种新的片上网络无死锁路由算法.通过改变数据包在片上网络路由过程中受限制转弯的位置,保证片上网络的自适应路由条件,从而有效降低片上网络的延迟.在FPGA硬件平台上,设计并实现了基于该路由算法的2D-Torus片上网络,并对其进行测试.实验结果表明,基于该路由算法的片上网络,可以满足片上网络多方向数据通信及多路数据并行通信等性能要求.     

二维网格NoC中资源-网络接口设计与实现

通常把使用片上网络通讯的多核SoC称为NoC,各类资源(处理器、存储器等)与片上网络之间的接口称为资源-网络接口.文章基于二维网格的通讯方式,设计了其间的资源-网络接口,讨论了基于FPGA的实现技术.使用具体应用实例--轨迹显示方案,对设计进行验证.实验表明,在60 MHz的频率下,使用该接口的NoC系统原型能够稳定工作.     

正交频分复用基带系统仿真及FPGA实现

基于IEEE802.15.3a提案及ECMA-368标准建立多频带正交频分复用超宽带基带系统,主要包括信道编解码、交织和解交织、数字调制与解调、OFDM信号的组帧与解帧、跳频和解跳频. 针对该系统提出了一种采用数字基带跳频和解跳频的多频带实现方案,并对系统的同步问题进行了相关研究. 在Matlab仿真平台上搭建系统并验证系统可行性,在此基础上使用FPGA硬件实现该系统并进行性能测试. 仿真结果表明,建立的多频带OFDM超宽带基带系统硬件平台能够很好地完成数据的发送与接收,并具有良好的传输性能,为系统中其它关键技术的研究提供了硬件实验平台.      

基于NiosII的电子收费专用芯片验证与测试平台设计

通过NiosII处理器及可编程片上系统(SOPC),设计了一套电子收费(ETC)专用芯片的验证与测试平台.该平台采用Altera CycloneII EP2C35F672C6N现场可编程门阵列(FPGA)芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosII处理器核配置相关外设,并编写NiosII应用软件,完成ETC专用芯片的FPGA验证和测试.实践表明,该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本.     

MapInfo矢量数据到S57标准数据的映射研究与实现

为提高内河助航能力,提出一种由Map Info矢量数据到S57标准数据映射的开发内河电子航道图的新方法.在重点研究Map Info通用交换格式矢量数据结构和S57标准矢量数据拓扑结构的基础上,建立详细的矢量数据结构模型;分析总结二者之间的差异性和映射关系,运用Helmert7参数转换法完成坐标系映射,采用累加去重的方法建立矢量数据拓扑结构,使用人工匹配方式设计对象及其属性的XML映射数据库,并构建矢量数据映射模型;最后,设计基于Linux平台的软件流程,在QT环境下实现该映射技术.映射后的电子航道图已成功加载到船载ECS系统上和上海埃威公司B类AIS终端设备上.试验结果表明了该映射方法的可行性和通用性及其实用价值,并为S100标准航道图的研究奠定了基础.     

基于自制SOPC平台的图像空间变换实验设计

介绍了上海大学通信与信息工程学院专业实验中心设计制作的SOPC嵌入式开发平台及其配套Cyclone FPGA选件的硬件电路设计与图像空间变换实验设计。该SOPC平台基于可编程片上系统技术完成视频信号采集与输出显示,而与之配套的Cyclone FPGA选件电路完成嵌入式图像空间变换处理。实验设计利用Verilog硬件描述语言在QuartusⅡ开发环境中进行编程调试,最终给出并分析了图像变换实验结果。该系列实验验证了基于FPGA的嵌入式数字图像处理可行性,是相关课程的辅助实验。     

异步2D-Torus片上网络自适应路由算法

采用异步电路设计方法学,针对确定性路由算法在异步片上网络实现中遇到的容易阻塞和路由资源浪费等问题,提出了一种适用于2D-Torus拓扑结构的异步片上网络自适应路由算法,并搭建测试平台,对基于该算法的异步片上网络的功能和性能进行分析、验证与测试.结果表明,该算法可以满足路由自适应的要求,有效减小片上网络的路由延迟.基于该算法的异步片上网络可以满足多方向数据通信、多路数据并行通信和数据请求平等仲裁等性能要求,并且可以实现对从节点IP核的访问调用.     

基于FPGA的GPS接收机跟踪环路设计与实现

为提高GPS基带芯片跟踪环路的性能,提出一种基于FPGA跟踪环路的具体设计与实现方案.研究了GPS接收机跟踪环路的基本原理,在分析现有算法的基础上,采用锁频环辅助锁相环、动态码环和载波环辅助码环策略,利用Xilinx公司FPGA软硬交互工作方式的优点,在一片FPGA芯片上实现整体方案.该设计方案可提高系统的运行效率,节省系统资源,降低硬件成本.试验结果验证了其可行性与有效性.     

多通道数据同步采集系统的设计

提出了一种基于FPGA的数据采集系统设计方案.该方案以FPGA为核心,通过SOPC技术将NIOS软核处理器,采集控制逻辑等功能模块集成在FPGA上,然后结合简单的外围电路构建了多通道数据同步采集系统.测试结果表明:该平台功耗低、性能稳定、扩展性强.     

FPGA+DSP航片并行处理系统

研究了一种采用FPGA +双DSP的航片高速并行处理系统 ,并用区域分解算法对航片处理任务进行划分与分配 .FPGA实现对航片预处理 .DSP实现航片高层处理 .DSP部分由双TMS32 0C6 2 0 1芯片构成高速运算处理单元 ,峰值处理能力每s可达 3.2× 10 9条指令 .FPGA和DSP具有各自的存储器 .在系统中应用符合数字图像处理特点的区域分解并行算法 ,这样使在空间域串行图像处理算法得到并行化 ,从而合理地对任务进行划分与分配 ,同时保证各DSP处理机负载平衡 .该方法适合多种图像处理算法 ,实现简单 ,大大减少了开发的工作量 .经试验表明 ,该实时航片处理系统具有高效、简单、可靠的特点 .