一种用于无线能量传输设备的高电源抑制比LDO设计

随着医疗电子产业的不断发展,植入式电子产品得到广泛应用,为解决传统结构中因电池体积过大、续航能力不足等造成的限制,摒弃电池的无线能量传输模块成为一个热门的研究方向.为防止通过无线传输方式获取的能量信号中的交流纹波对后续的微小信号处理产生干扰,设计了一种高电源抑制比的低压差线性稳压器,通过加入纹波消除支路,达到提高高频段电源抑制比的目的.在0.13μm CMOS工艺下进行流片验证,测试结果表明:当负载电流为1mA时,在100kHz到20MHz频率范围内,电源抑制比稳定在-60dB.     

一种低噪声高PSRR的LDO线性稳压器

介绍了 LDO线性稳压器的系统组成原理,分析了系统的电源电压抑制比(PSRR)以及噪声与电路结构的关系,在此基础上,对LDO的核心电路模块进行了设计,并基于0.5μm标准CMOS工艺,运用Cadence平台进行了模拟仿真和验证.测试结果表明:该LDO的PSRR最低约为-45 dB@1 MHz,最高约为-75 dB@217 Hz;输出电压噪声在10 Hz频率以下约为0.78 μV(P-P),在10 Hz至l00 kHz频率范围内约为0.1 μV(RMS),能满足低噪声和高PSRR应用的要求.     

单片集成低静态电流低压差线性稳压器设计

设计了一款静态电流小、驱动能力大、环路响应快的单片集成低压差线性稳压器,重点介绍了误差放大器、补偿电路和瞬态响应增强电路的设计方法.误差放大器的输入管采用共源共栅结构,输出级采用推挽电路,可提高放大器的驱动能力;补偿电路使用共源共栅补偿方法,补偿电容约1pF,环路相位裕度大于60°;瞬态响应增强电路采用动态偏置结构,使稳压器输出电压的上过冲有明显改善,提高了瞬态响应性能.稳压器的输出不用接片外电容,在片内集成50-100pF的电容即可稳定工作.     

基于0.35 μm CMOS的高性能LDO稳压器设计

为降低芯片负载波动及电源干扰对系统输出的影响,以提高芯片性能,基于0.35 μm CMOS(Complementary Metal Oxide Semiconductor)工艺,采用Cadence设计了高性能的无片外电容低压差(LDO:Low Drop-Out) 线性稳压器集成电路,给出了负载瞬态响应增强网络以及电源干扰抑制增强网络的设计方案并进行了仿真实验。实验结果表明,电路具有良好的线性调整率和负载调整率,各项性能指标均符合行业标准,系统在3～5 V的输入电压范围内,稳定的输出电压为2.8 V,电源抑制比在高频1 MHz时达到-46dB,负载变化引起的输出电压过冲小于55 mV。     

一种用于低压差稳压器的过流保护电路

提出了一种用于低压差稳压器的过流保护电路,该过流保护电路基于SMIC 180 nm CMOS工艺,采用1.8V供电电源,在不影响原有LDO功率管管压降的同时,提高了输出电流的采样精度,限制LDO功率管的最大输出电流及LDO输出电压过低时降低功率管的电流输出。达到过流限后,负载电流与功耗下降比成正相关,负载电流越大,整体功耗下降越多。随着负载电流的增加,至触发电流折返之前,功耗下降比由0%开始逐渐提高至20%～30%;电流开始折返后,功耗下降比由20%～30%开始逐渐提高至99%。在负载电流未达到电流折返的临界点时,LDO瞬态性能不受影响;在负载电流达到电流折返临界点时,输出电压下降约500 m V,但其余瞬态性能不受影响。     

一种高电源抑制比的CMOS带隙基准电压源

设计了一种采用前调整器的高电源抑制比的CMOS带隙基准电压源.基于CSMC 0.5 μm标准CMOS工艺,分别对有前调整器与没有前调整器的CMOS带隙基准电压源进行了设计与仿真验证.仿真结果显示,采用前调整器的带隙基准在100 Hz、1 kHz、100 kHz处分别获得了-117.3 dB、-106.2 dB、-66.2 dB的高电源抑制比,而没有采用前调整器的CMOS带隙基准在100 Hz、1 kHz、100 kHz处仅分别获得了-81.8、-80.1、-44.9 dB的电源抑制比;在-15 ～90℃范围内,采用前调整器的带隙基准的温度系数为6.39 ppm/℃;当电源电压在2.2 ～8 V变化时,采用调整器的带隙基准的输出电压变化仅9.73μV.     

高稳定性低压差线性稳压器的研究和设计

低压差线性稳压器的输出电压精度受电源电压调整率、负载调整率、基准精度和取样电阻匹配度等因素的影响。通过对影响线性稳压器的输出电压精度因素的分析,提出新的优化电路设计。利用cadence软件0.5um 工艺对影响低压差线性稳压器电路的输出电压的关键指标进行了仿真验证,输出电压精度良好,电路具有很高的性能。     

一种用于光电标签的高电源抑制比的低压差线性稳压器设计

高电源抑制比低压差线性稳压器(LDO)采用UMC 0.18μm标准CMOS工艺进行流片,电路中采用偏置电流提升技术、偏置复用等技术来降低LDO的功耗.为保证LDO的稳定性,电路采用密勒补偿技术增强系统的相位裕度.同时,采用前馈结构来提高在低静态电流时LDO的瞬态响应.输入电压为光电池所提供的2 V电压,输出电压为1.8 V,该稳压器的最大负载电流约为13 m A.当负载电流为2 m A时,电源抑制比约为-67d B,其带宽在6 k Hz左右.稳压器的静态电流约为32.2μA,芯片面积为320×224μm~2.     

一种高电源抑制比的基准电压源设计

文章采用0.6 μm N阱CMOS工艺,设计了一种高电源抑制比、低噪声的带隙基准电压源.在传统带隙基准电路结构的基础上,采用添加新的电压支路,在环路反馈网络中直接引进噪声的理念,提高了电源抑制比.利用Cadence Spectre工具仿真,结果表明,电路工作电压范围为2.5～5.5 V,输出基准电压为1.2 V,低频时电源抑制比可达到110 dB,在-25～85 ℃范围内温漂为26×10-6/℃,在10～1.0×105 Hz带宽范围内的RMS电压噪声为43 μV,具有高电源抑制比、低输出噪声的特性.     

低温度系数高电源抑制比带隙基准源的设计

基于SMIC 0.18 μm CMOS工艺,设计了一种适用于数模或模数转换等模数混合电路的低温度系数、高电源抑制比的带隙基准电压源.针对传统带隙基准源工作电压的限制,设计采用电流模结构使之可工作于低电源电压,且输出基准电压可调;采用共源共栅结构(cascode)作电流源,提高电路的电源抑制比(PSRR);采用了具有高增益高输出摆幅的常见的两级运放.Cadence仿真结果表明:在1.8V电源电压下,输出基准电压约为534 mV,温度在-25～100℃范围内变化时,温度系数为4.8 ppm/℃,低频电源抑制比为-84 dB,在1.6～2.0 V电源电压变化范围内,电压调整率为0.15 mV/V.     

一种带保护电路的低功耗LDO

为了保护芯片不受电源电压起伏的影响,设计了一种应用于移动多媒体广播(CMMB)的带保护电路的低功耗低压降线性调节器(LDO);为了保证LDO的反馈环路在所有负载电流下均稳定,采用低增益、低输出阻抗的buffer来驱动输出管,使环路的相位裕度都高于40°;为了避免输出管在过流和过热时损坏,设计了过流保护电路和过热保护电路:过流保护电路将过载的电流限制在150 mA;过热保护电路包含滞回功能,在温度高于145℃时,过热保护电路将LDO关断,当温度低于125℃时,LDO重新打开。LDO的输入电压范围为1.5～3.3 V,输出电压为1.2 V。LDO采用0.35μm CMOS工艺设计,共消耗30μA的静态电流,最大负载电流为80 mA。芯片面积为380.2μm×198μm。     

高电源噪声抑制比带隙基准源设计

采用CSMC 0.35μm工艺,通过在电源和带隙基准源电路间插入电流源缓冲级的方法,设计提高带隙基准源电源噪声抑制能力的带隙基准源.在最低工作电压不变的情况下,所设计的带隙基准电源大幅度提高了电路的电源抑制比,且功耗低.仿真结果表明:电源抑制比值为110dB/40dB,Iq=12μA,Vmin=2.4V,可作为模拟IP(知识产权)且易集成于单片系统中.     

一种新型的高电源抑制比带隙基准源的设计

利用有源PMOS负载反相器组成电压减法器,将电源噪声引入运放反馈,得到了一种高电源抑制比的基准电压源。对基准源的低频电源噪声抑制进行了推导和分析。仿真结果表明,在3 V电源电压下,在-40~85℃范围内,温度系数低于1.976 ppm/℃;在27℃下,1 KHz时,电源抑制比达88 dB.     

一种新型高精度低压CMOS带隙基准电压源

为消除运算放大器失调电压对带隙电压精度的影响,采用NPN型三极管产生ΔVbe,并设计全新的反馈环路结构产生了低压带隙电压.电路采用SMIC 0.18μm CMOS工艺实现,该新型低压带隙基准源设计输出电压为0.5V,温度系数为8ppm/℃,电源抑制比达到-130dB,并成功运用于16位高速ADC芯片中.     

基于BiCMOS的高精度LDO线性稳压电路

设计了一种基于0.8μm,双阱BiCMOS高压工艺的高精度LDO线性稳压电路.电路采用四管单元带隙基准作温度补偿,多级误差放大反馈结构稳定输出电压,其中直接将带隙基准电路作为误差放大电路的一部分,从而在不增加电路复杂性的基础上,使整个误差放大电路经过多级放大,增益得到大幅提高.Hspice仿真结果表明:电路在较宽的频率范围内,电源抑制比约为85 dB;在温度由-20~80℃变化时,其温度系数约为±35×10-6/℃;电源电压在4.5~28 V之间变化时,最坏情况下其线性调整率为0.031 mV/V;负载电流由0 mA到满载2 mA变化时,其负载调整率仅为0.01 mV/mA.     

采用峰值平均功率比的低信噪比水下多目标检测方法

针对信息论准则多目标检测方法在低信噪比水下应用环境中不能正确检测目标源个数的问题,提出了基于峰值平均功率比(PAR)的多目标检测方法(PARTC).该方法首先使用相关矩阵特征向量对水下基阵接收数据加权计算阵列加权输出数据,然后计算加权输出数据的PAR并对PAR进行降序排列,由于纯噪声加权输出数据的PAR呈线性分布,并且其平均梯度与快拍数无关,存在信号时的加权输出数据的PAR梯度大于纯噪声加权输出数据的PAR梯度,因此可根据该信息判定信号源个数.八元阵的仿真结果表明,PARTC方法在在低信噪比、小快拍和小信号源夹角情况下的多目标正确检测概率大于信息论准则和最小描述长度多目标检测方法,并且运算量适中,水下应用前景广阔.     

一种新的基于输入相容的低功耗内建自测试架构

为了降低测试成本,提出了一种降低平均异动次数的低功耗内建自测试架构,以降低单位时间异动的次数.同时应用输入相容的原理来减小测试长度,结果表明所用方法是有效的.     

在芯片可调低电压带隙基准源设计

为高速双模预分频器提供所需的稳定的参考电平,提出了一种基于带隙基准核的在芯片可调低电压带隙基准源电路设计方法,通过在双极型晶体管的附近并联少量电阻,获得数值可调的、常温下具有零温度系数的低电压基准。讨论了运放的反馈环路、失调电压以及开环增益等各项因素对基准电压精度的影响,并给出了相关的分析公式。设计采用0.18μm数模混合CMOS工艺。仿真结果表明,电路的电源抑制比(PSRR)为-48dB,-40℃~+125℃温度变化范围内的温漂系数为8.3×10-6/℃。电路综合性能良好,能满足低温漂、高精度的设计要求。     

超低频高压脉冲矩形波电源设计

为了满足外加电场极化法制作具有周期性畴反转结构的非线性晶体的需要,设计了一种能输出超低重复频率高压矩形波脉冲的电源装置.电源输出脉冲重复频率在0.5～100.0 Hz范围内可调,输出电压在2～10 kV范围内可调,输出脉冲电流不小于300μA,输出脉冲宽度在0.2%～50.0%T(周期)范围内可调,输出高压的线性度和稳定度均能满足电场极化法的要求.使用本电源多次对LiNbO3晶体进行极化反转试验,取得了良好的效果.在适当的实验条件下,此电源可满足各种厚度非线性晶体材料的极化要求.