基于FPGA的高速视频实时边缘检测算法设计与实现

针对运动目标追踪中对高速视频实时边缘检测的需要,设计了一个基于FPGA的视频实时边缘检测系统,并利用FPGA和Verilog语言实现.结果表明,该系统完成一次Sobel边缘检测运算时间只需要5个时钟周期,视频信息处理速度达到152MB/s,能够实时、快速和准确地输出视频图像边缘信息.     

高速在线机器视觉检测系统边缘检测算法研究

随着工业自动化生产的发展,产品质量检测成为生产过程的一个关键环节,高速在线机器视觉检测系统是解决这个问题的首选方案.本文主要研究了基于该系统的边缘检测算法,分析了被检对象的特性,总结了常用算法的特点,提出了适于该系统的高速实时在线检测算法.并且有效的保证了图像质量,为该系统后续检测环节的实现提供了良好的保障.     

基于FPGA的SSD目标检测硬件加速器设计

设计了一种基于FPGA的目标检测算法的硬件加速器, 采用循环分块和循环展开的方式来优化卷积池化循环, 可以以任意并行度进行卷积和池化计算。使用一种基于AXI总线的数据重排序方式, 在不带来额外硬件资源开销的情况下, 对特征图进行重排序, 可以降低数据传输时间。将该硬件加速器部署至Xilinx ZCU 102开发板进行验证, 结果表明SSD算法前向推理性能为534.72 GOPS, 推理时间为113.81 ms。     

恒模多用户检测算法的FPGA实现

介绍了恒模多用户检测算法,通过对算法分析,建立了该算法的实现框架,给出了用FPGA技术实现该算法模块的方案。     

基于iSLIP算法的高速Crossbar调度器的FPGA设计与实现

首先介绍了一种公平、有效的交叉矩阵调度算法——iSLIP算法,接着提出了基于iSLIP算法的调度器的FPGA(Field Programmable Gate Array)实现,并针对调度器的核心部件——可编程优先级编码器,介绍了4种设计方案,用Xilinx公司的Spartan—S10PC84—3FPGA芯片实现。对实现结果的数据分析表明,采用温度计编码型PPE的调度器更适用于构建高速、大容量交换网络。     

改进的图像边缘检测算法的FPGA实现与仿真

针对经典Sobel算子方向和模板尺寸的局限性及FPGA硬件处理速度快、并行流水线处理等特点,本文提出了对图像边缘8个方向进行检测并由Verilog语言编程实现的改进的Sobel算子。FPGA仿真结果表明,改进的Sobel算子可以优化图像边缘检测效果,同时可以并行处理多张图像,满足图像处理系统的实时性要求。     

一种FPGA实现的红外小目标检测算法

针对环形去最大中值滤波和帧间轨迹关联红外小目标检测算法流程与现场可编程门阵列(FPGA)并行不兼容的问题,对原有算法进行了并行化改进.主要从简化阈值计算、采用上一帧统计值进行自适应阈值分割和多帧检测循环三个方面进行了优化.在对检测性能影响较小的前提下,通过对算法结构进行优化,消除了算法中全局计算依赖,使其更适于FPGA进行算法实现.以FPGA实现优化后算法时,在80 MHz工作时钟下,处理2 800×2 800像素图像能够达到10帧/s的速度,满足大部分实时红外探测系统的要求.     

基于FPGA的除法器算法研究

介绍了实现除法器的恢复余数法、不恢复余数法、倒数除法以及牛顿迭代方法,并针对牛顿迭代方法的缺点,介绍了一种优化算法,此优化算法可以在满足很高精度的前提下,具有很快的收敛速度。最后,基于现场可编程门阵列(FPGA)对各种算法进行了比较。     

基于FPGA的YOLOv2加速器设计

卷积神经网络(CNN:Convolutional Neural Network)计算量较大,为达到快速处理数据的目的,需借助硬件手段进行加速.因此,利用现场可编程门阵列(FPGA:Field Programmable Gate Array)并行计算的架构特性,提出了基于FPGA的并行计算加速策略.该策略采用的具体方法包...     

基于FPGA的高速图像数据存储系统

为满足高速全景图像的实时无损存储的需求,设计了基于现场可编程门阵列(field-programmable gate array,FPGA)的SATA阵列和TF卡阵列嵌入式存储系统。用2片FPGA作为控制器,分别负责全景图像的采集处理任务与存储传输任务,设计了8层PCB板级硬件系统并对高速数字信号线进行了细致的阻抗匹配,并设计了支持SD3.0协议的RTL级控制器。实际测试TF卡阵列存储平均速度为227.36 MB/s,峰值速度达293 MB/s,实现了数据的高速存储功能。     

FPGA评估系统

介绍了自主开发的FPGA结构评估系统.该系统采用与结构无关的算法,对各种工业及学术上的FPGA结构进行抽象建模,并给出功耗、面积及时延的评估报告.采用该系统,能够对现有的FPGA结构进行分析,最终提出结构的改进方向.     

基于FPGA的Sobel边缘检测架构

本文提出了一种基于Field Programmable Gate Array(FPGA)实现的高效8-bitSobel边缘检测硬件架构,通过结构优化和引入流水线技术,不仅减少了硬件资源利用率,并且提高了系统运行的最大频率。与三种现有的Sobel边缘检测架构相比,第一种是传统的Sobel边缘检测结构,另外两种也是8-bitSobel边缘检测结构。结果表明,本文提出的8-bitSobel边缘检测结构比传统的Sobel边缘检测结构在硬件资源上减少了37.55%,运行速度上提高了14.74%.尽管与运行速度最快的8-bitSobel边缘检测结构相比在速度上降低了1.24%,但是在资源率上提高了25%。因此,本文提出的8-bitSobel边缘检测架构更适用于硬件资源有限的平台。     

基于LabVIEW for FPGA的高速并行视觉检测系统设计

随着中国智能制造强国战略的实施,制造业不断升级,智能视觉检测设备的应用前景越来越广阔。智能视觉检测系统一般由上位机图像处理和下位机组成;下位机主要完成供电、自动上料、定位检测、视觉检测和自动下料的功能,常用可编程逻辑控制器(programmable logic controller, PLC)作为核心处理器,存在检测效率低、准确性差的问题。为解决此类问题,依托现场可编程门阵列(field programmable gate array, FPGA)的高速、并行和柔性等优势,以及LabVIEW for FPGA的快速编程优势,提出基于LabVIEW for FPGA的高速并行视觉检测系统。试验结果表明：该系统相对于传统基于PLC的视觉检测系统,具有可扩展性、较高的稳定性和效率,为机器视觉检测生产力的提高提供新的解决方案。     

面向端到端目标检测神经网络的高效硬件加速系统设计

针对神经网络目标检测系统在硬件资源受限与功耗敏感的边缘计算设备中应用的问题,提出了一种基于现场可编程门阵列（FPGA）实现的YOLOv3-Tiny神经网络目标检测硬件加速系统. 利用网络结构重组、层间融合与动态数值量化,缩减YOLOv3-Tiny网络规模. 基于通道并行与权值驻留硬件加速算法、紧密流水线处理流程与硬件运算单元复用,提升硬件资源利用效率. 所设计的端到端目标检测加速系统被部署在UltraScale+ XCZU9EG FPGA上,达到了96.6 GOPS的吞吐量与17.3 FPS的检测帧率,功耗为4.12 W,并具有0.32 GOPS/DSP与2.68 GOPS/kLUT的硬件资源利用效率. 在保持高效准确目标检测能力的同时,硬件资源利用效率优于其他已有的YOLOv3-Tiny目标检测硬件加速器.      

基于FPGA的铁路语音记录系统的设计与实现

针对现有的铁路语音记录系统缓充池容量小、存储时间短的现状,采用FPGA器件构造双缓冲池,改进了传统语音存储在线缓冲技术.实验结果表明,本研究所设计的基于FPGA的铁路语音记录系统较以往类似的语音记录系统在存储容量上有很大提高,在线播放功能较传统的单缓冲池语音记录系统也有很大改善.     

基于FPGA的图像缩放及边缘检测的算法实现

边缘检测与图像缩放是图像处理中重要的研究内容,广泛地应用于图像模式识别、分割和图像增强中。随着新兴技术和相关理论的发展,新的边缘检测和图像缩放方法仍在不断出现。本文着力探索新的基于FPGA的图像边缘检测与图像缩放的方法。     

基于FPGA逻辑分析仪的设计

20世纪70年代以来,伴随计算机技术、大规模集成电路、可编程逻辑器件、高速数据信号处理器的迅猛发展,各种数字系统的设计、开发、检测任务越来越多,也越来越复杂了。数字电路系统所处理的信息都是用离散的二进制来表示,常用“1”来表示高电平,“0”表示低电平,多个二进制位的组合构成一个数据,我们称这一领域是数据域;该领域测试技术即被称为数据域测试技术,简称数据域测试。     

高速Viterbi译码器的FPGA实现

为实现无线局域网技术中的高速Viterbi译码要求，本文提出了一种基于FPGA实现的Viterbi译码器的并行结构，并从路径度量管理着手，合理组织了存储器的结构，理论研究和实验结果均表明，此种结构具有译码速度快，结构简单，易于实现的优点．     

基于FPGA的图像处理系统

针对目前采用通用计算机、多CPU并行、DSP等方法实现实时图像处理的不足,研究了一种基于FPGA的图像处理系统,由图像采集和图像处理基本算法两部分组成.图像采集选用OV7670图像传感器,其内部集成了传感器及图像处理单元,可以直接输出数字信号给FPGA.图像处理选用Altera公司的Cyclone II系列的FPGA芯片,在芯片上完成了图像采集的控制,模拟了I2 C总线协议,通过设计FPGA的内部逻辑实现了图像灰度化、中值滤波、边缘检测等图像处理基本算法,使处理速度远远快于软件方法.仿真结果显示:该系统实现了实时图像的快速采集和处理,最高能达到30帧/s,并且分辨率为640×480.