基于FPGA的心音信号采集系统设计

介绍了一种基于FPGA的心音信号的采集系统,该系统包括心音信号传感器,心音信号采集电路,带有集成耳机驱动器的低功耗音频编码解码器WM8731芯片.心音传感器将心音信号转换为电信号,传送到心音信号采集板上,进行放大及滤波,再传送到FPGA的WM8731芯片上进行A/D转换,最后通过RS232串口传送的PC机上.该系统设计表明能够满足快速对心音信号进行采集,为后续信号的处理奠定坚实的基础.     

一种应用于FPGA设计的GSFAP算法的优化

自适应滤波是应用在时变的未知系统中的关键技术,基于高斯-赛德迭代的快速仿射投影算法（FAP）是自适应滤波中解决输入信号相关性较高问题的一种较优算法,通过对这个算法的深入研究,以变换矩阵运算为基础,提出了一种应用于FPGA设计的优化方法.优化后的算法与原算法相比,运算更加简单,并易于在FPGA上实现.以ALTERA公司的CYCLONEⅡ芯片为目标设计芯片,为利用该芯片上集成的嵌入式乘法器对优化后的算法进行模拟设计建立了基础.     

FPGA在数字示波器中的应用研究

以Altera公司的现场可编程门陈列EP1C6Q240为核心器件,研究FPGA在数字示波器中的应用.充分利用FPGA内部可定制的宏功能模块及其他丰富的资源,将数字示波器中的时钟分频电路、锁存器和数据缓存电路等集成在一片FPGA芯片上.给出了系统结构图和FPGA实现的各功能模块电路,并利用QuartusⅡ9.0对各模块进行设计、编译和仿真.实验测试表明,该系统能精确地测量各种信号波形,运行可靠,有效地降低了系统的成本.     

基于FPGA的数据采集系统的设计

文章介绍了基于FPGA对多路数据同步实时采集的一种新型数据采集系统设计,该系统将多个功能模块封装在一个FPGA系统中,并用FPGA来完成A/D转换和双口RAM等模块的控制,对采集到的数据在存储器中进行分页存储,有效解决了通信过程中地址冲突问题,实现了对信号任意长度的连续采样.该数据采集系统具有性能稳定、实时性强、集成度...     

非平稳信号实时谱分析算法及其FPGA实现

针对传统谱分析仪不具有实时谱检测功能且非平稳瞬态信号分析能力不足的问题,提出一种实时谱分析方法并利用FPGA(field-programmable gate array)平台硬件实现。该方法采用长度逼近平稳信号的观察窗、多相滤波器组、线性调频Z变换(chirp Z transform,CZT)频谱细化算法和谱分析算法实现信号实时谱分析。根据系统时延分析和用户输入参数对FPGA各模块时钟频率与运算参数进行配置。仿真结果表明,该方法克服了传统基于快速傅里叶变换(fast fourier transform, FFT)算法全景谱分析和短时傅里叶变换时频相互制约的缺陷;对于平稳信号频率测量误差小于0.6%和功率误差小于4.5%,系统最大时延小于37 μs;对于长度为32.768 μs的非平稳信号最大时间测量误差和频率测量误差分别为0.836 μs和94 kHz。该设计除有22.558 μs的初始计算延时外,对连续数据处理具有实时性能。     

基于Xscale与FPGA的微小型飞行器控制系统的硬件设计

以微小型飞行器为控制对象,设计了一种基于Xscale FPGA的双芯片微小型数字控制系统.该系统用基于Xscale架构的微处理器处理导航算法和控制算法,用FPGA处理外部信号核心.选择嵌入式Linux作为软件平台,完成了Bootloader设计、嵌入式Linux的裁减和主要器件FPGA的驱动设计.针对FPGA所需处理的信号,设计了用于A/D采样的硬件电路,采用硬件描述语言对电路模块进行了软件设计.实验测试结果表明,该系统具有较高的集成度和较好的实时性.     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

基于DDS技术的数字频率信号发生器的设计

介绍了一种利用FPGA芯片,基于DDS技术的数字频率信号叠加的设计,首先介绍了DDS的工作原理,之后是系统各模块的设计,最后进行了系统的仿真,经过对仿真结果的分析可以得出该设计可以输出稳定的波形,而且可以实现任意频率波形的叠加,进而可以实现数字信号的频率调制和叠加。     

基于总体性能优化的矩阵乘法器设计与实现

针对矩阵算法的优化,且兼顾系统的总体性能,采用Ripple运算模式,提出了一种基于多处理单元的矩阵并行乘法器设计方案,并将其于FPGA上实现.最后,将其FPGA资源利用报告与移位累加算法做比较,表明该设计方案可使得系统在矩阵复杂度相同的情况下,大大缩短运算时间,提高系统的时钟频率,且芯片布局得以优化.     

基于DSP的音频信号分析仪设计

音频分析系统在众多领域均有广泛的应用,此系统以TI的DSP芯片TMS320F2812作为控制和运算的核心,实现对频率范围在20Hz～10kHz的音频信号进行成分分析.利用快速傅立叶变换(FFT)算法得到音频信号的频谱,对其进行分析和计算处理;使用点阵式液晶屏(LCD)显示音频信号的总功率、各分量频率、失真度、周期等.通过测试,该音频信号分析仪使用简便直观、精确度高,只要接到信号源,即可观察信号的多种指标.     

基于System Generator的GPS信号捕获模块的实现

System Generator for DSP是业内领先的高级系统级FPGA开发工具.本文基于该软件设计并实现了4通道GPS信号捕获模块,其中包括平均采样、本地C/A码、FFT/IFFT运算、复数乘法运算、扫频控制和结果返回等6个模块,并利用Xilinx的Viertx-5XC5VSX50T-FF665芯片对模块进行了硬件协同验证.测试结果表明:设计实现的捕获模块能够准确地捕获GPS信号,与利用硬件描述语言的方法相比,本文的方法大大缩短了开发周期.     

基于 FPGA 的微弱信号检测与实现技术

研究了杜芬混沌振子(Duffing chaos oscillator)微弱信号检测算法及其现场可编程门阵列(field programmable gate arrays,FPGA)实现技术.根据杜芬系统在混沌和大周期2种状态下相图的明显区别,运用基于相图分割的信号检测方法,在FPGA上实现了杜芬混沌算法与系统状态判别方法的结合.根据并行运算与流水线原理,对杜芬方程的结构进行调整.采用递推数列的方法计算正弦值,以便节约存储空间.使用VHDL硬件语言设计了杜芬阵子系统中核心的四阶龙格库塔(fourth order Runge Kutta algorithm,RK4)模块和状态检测模块,在vivado集成开发环境下仿真验证了设计的正确性.通过改变策动力的频率,系统可以检测各种频率的微弱正弦信号.经判断,该系统可实现对与系统信号同频率信号的检测.     

高速低复杂度并行盲均衡的研究与FPGA实现

针对高速解调系统中由多径效应、射频器件和模数转换（ADC）的带内幅度相位的不一致性以及定时采样时刻的偏差等所引起码间串扰问题,提出了一种基于恒模算法（CMA）的低复杂度并行盲均衡实现结构,该结构运用弛豫超前变换技术以及快速FIR算法（FFA）,在符号速率远高于FPGA时钟频率的情况下,通过运用低复杂度的流水线并行结构,以较少的硬件开销,满足盲均衡最大化数据吞吐量的要求.将本架构在Xilinx XC7VX690T硬件平台上实现,并应用于600 Ms/s符号速率的高速解调系统中,极大地提高了信号的质量,从而验证了本算法的可行性和高效性.      

一种TD-SCDMA中频数字接收机设计

本文介绍了一种TD-SCDMA中频数字接收机的设计,该中频接收机利用AD9238实现中频信号采样,利用FPGA实现数字下变频,并采用DSP完成后续信号处理。给出了该接收机硬件电路设计的具体方案,并对各部分硬件电路设计进行了阐述。FPGA的应用使系统灵活性增强,一些信号处理算法可移植到FPGA中实现,提高了系统的运算速度。     

基于DSP的声发射数据采集系统的研制

介绍了基于数字信号处理器(DSP)的声发射数据采集系统硬件组成设计和软件流程实现.系统采用USB2.0(通用串行总线)与计算机进行数据传输,拓展了声发射数据采集系统传输方式;充分利用DSP运算速度快的特点,将FIR滤波、小波分析和特征参数提取等功能模块烧录设置在其芯片上,只向上位机传送特征参数,极大地减少数据传输量,为本采集系统应用于无线传输场合打下了坚实的基础.本数据采集系统通过实验,与国外高端产品采集的实验数据进行对比,证明系统是可行的.     

基于FPGA的多路视频实时处理系统

针对传统多路视频监控系统控制不灵活,处理速度慢,系统无法对各路视频信号进行视频算法等问题,介绍了一种采用FPGA设计多路视频实时处理和显示的系统方案. 通过使用单片FPGA硬件方式实现多路视频的采集、格式转化、视频缓存、视频算法处理、视频拼接和显示,并可以进行多路视频与其中任意一路视频切换显示和处理,同时系统支持对每一路视频进行不同的算法处理. 该方案利用FPGA的并行处理能力,可以实时处理和显示4路视频,帧频达到了15帧/秒,每一路视频信号的处理时间不超过4 ms. 该方案具有低成本、低功耗、实时性好、扩展性强等特点,适用于目前常用的视频监控应用场景.     

采用DSP+FPGA的三轴运动控制器设计

为了满足开放式数控系统的需求,设计了一种基于TMS320F28335浮点型数字信号处理器(DSP)和EP2C8F256C6现场可编程门阵列(FPGA)的通用三轴运动控制器.详细介绍该运动控制器的整体结构、硬件电路设计、插补算法、FPGA各分模块的构成及实现,并给出了相关设计的软件结构框图.该控制器具有结构简单、通用性强、模块化高等特点,能够很好地满足运动控制系统的实时性和精确性.     

基于FPGA的电子节气门控制器硬件设计与实现

针对电子节气门控制系统对控制器的快速性、 低成本、 微型化等控制性能的要求, 通过现场可编程门阵列(FPGA: Field Programmable Gate Array)实现控制器的硬件设计, 在发展较为成熟的增量式PID(Proportional, Integral, Differential)算法基础上加入积分分离环节, 利用高级综合工具Catapult C实现了基于FPGA全硬件方案的积分分离PID控制器。设计制作了AD/DA采集板, 实现了基于FPGA的积分分离PID控制器与电子节气门之间的数据通信, 并进行了电子节气门的实物跟踪控制实验。实验结果表明, 基于FPGA的全硬件积分分离PID控制器实现了电子节气门跟踪控制, 提高了控制器的运算精度。     

基于FPGA的信号存储控制器的设计

提出一种基于FPGA的数字信号存储控制器的设计方案,并详细设计了其内部各功能模块的工作流程,利用硬件描述语言Verilog HDL对各功能模块进行编程,并进一步完成综合和仿真等工作对其进行验证,最后的结果表明该控制器不仅结构简洁、占用硬件资源较少,而且能够完成总体的设计要求,另外,本设计还在系统外部增加了监测模块,对系统运行情况进行实时的监视,保证系统运行的可靠性。