基于VerilogHDL的数字集成电路高层设计环境

基于ＶｅｒｉｌｏｇＨＤＬ硬件描述语言以及ＶｅｒｉｌｏｇＸＬ模拟器，建立了从行为描述到寄存器传输级设计生成的数字集成电路高层设计环境，重点介绍了功能单元库的建立、目标硬件结构构成、排序与硬件配置。最后给出了一个设计实例。     

数字集成电路使用的若干问题分析

对数字电路实验所用到的集成电路的型号，功能检测及正确使用方法等问题进行了讨论，提出了一些具体措施，并就实验中出现的异常情况进行了分析。     

随机取样示波器时间测量电路的设计

随机取样实际上是以触发点为参考基准进行取样、存储和再现信号。如何精确测量触发脉冲与第一个采样脉冲之间的时间，以及如何利用它摆正各次触发后采集的样品数据在时间轴上的位置并正确重显被测信号，是随机示波器设计的重点。本文对高等效采样率的随机采术数字示波器的“时间内插电路”作了分析和设计。     

应用于全数字锁相环的时间数字转换器设计

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路（TDC）.针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.     

利用数字技术的延时电路

本根据ＣＭＯＳ数字ＩＣ原理,详细讨论了利用ＣＤ４０６０集成电路的１４级分频,实现延时的一种电路。     

同步数字集成电路设计中的时钟树分析

时钟树的设计是同步数字集成电路设计中的一个重要部分,对系统的性能和可靠性有很大影响．文中介绍了同步数字系统的组成和时钟偏移的定义,提出了一种时钟树结构的设计方法,基于该方法用布局布线工具Astro对一个8051芯片进行了自动时钟树分析和指定结构的时钟树分析．结果表明,用文中方法设计时钟树结构能得到比自动时钟树分析更好的效果．文中还给出了设计中门控时钟问题的解决方法。     

几种常用数字集成电路的快速检测法

介绍了常用数字集成电路检验器的制作原理和方法。     

同步数字集成电路设计中的时钟树分析

研究了同步数字系统的组成和时钟偏移,并结合一个数字集成电路8051的时钟树设计实例,介绍了时钟树的经验结构和设计方法流程.比较了采用Synopsys公司的布局布线工具实现的自动时钟树分析与指定结构时钟树分析,证明结构恰当的时钟树能得到比自动时钟树分析更好的结果.     

EDA技术在数字集成电路设计中的应用（下）——最新EDA技术在数字集成电路设计中的实例

本文概述了90年代后集成数字电路合EDA设计的发展趋势,在此基础上演示了EDA技术运用于数字集成电路设计中的应用实例。最终揭示了当前数字集成电路设计中摩尔定律的维持已经离不开EDA技术的辅助,同时EDA技术的发展又是以数字集成电路的设计应用为依托,而其直接结果将会缩短从概念到产品的距离。     

基于CMOS电路的温度计的设计

<正>CMOS数字集成电路品种繁多,包括了各种门电路、编译码器、触发器、计数器和存贮器等上百种器件。1.常用特性(1)工作电源电压。常用的CMOS集成电路工作电压范围为3～18V(也有7～15V的,如国产的C000系列),因此使用该种器件时,电源电压灵活方便,甚至未加稳压的电源也可使用。(2)供电引脚。(3)输入阻抗高。CMOS电路的输入端均有保护二极管和串联电阻构成的保护电路,在正常工作范围内,保护二极管均处于反向偏置状态,直流输入     

TP801单板机应用于数字集成电路功能自动测试系统的设计

本文作者报道了一个由TP801微型机支持的运用于TTL集成电路和CMOS集成电路的自动测试系统,介绍了该系统的工作原理,系统硬件设计,软件设计。     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大，芯片的可测性设计正变得越来越重要。研究了目前较常用的边界扫描测试技术的原理、结构，并给出了边界扫描技术的应用。重点研究了基于边界扫描的外测试方式，即电路板上芯片间连线的固定故障、开路和短路故障的测试；利用硬件描述语言Verilog设计出TAP控制器，得到TAP状态机的仿真结果。     

一个定时器电路的设计

本文给出了一个定时器电路．     

基于STM32的数字集成电路测试仪的设计

设计了一种基于STM32的数字集成电路测试仪,用于检测74LS00、74LS20等实验教学中常用的74系列芯片.系统将功能测试法和参数测试法相结合,以检测被测芯片的逻辑功能和扇出能力.采用STM32F103VET6作为微控制器,通过按键可对其进行操作,构建了引脚配置与选择单元,以满足74系列芯片的引脚需求,利用A/D转...     

基于CMOS工艺的中小规模数字集成电路设计浅析

CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是，为了减少版图面积，节约成本，中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。章探讨了利用CMOS互补逻辑设计中小规模数字集成电路的电路结构化简方法，介绍了设计数字集成电路版图布局布线的几点体会。     

一种测试系统数字仿真器的设计

为了降低开发超大规模集成电路器件的测试程序的费用，缩短开发周期，给出了一种设计和开发测试系统仿真器的基本思想、结构组成及其功能，测试人员借助于仿真器在脱机环境下可以方便地开发和调试测试程序。     

应用于时间数字转换器的补偿校准算法及电路

文章提出一种基于相位内插型时间数字转换器(time-to-digital converter, TDC)的补偿算法及校准电路,通过该电路能有效地解决由于亚稳态和PVT(process, voltage and temperature)因素变化引起的TDC的采样错误,并且不需要额外的计数器、锁频电路或基于统计方法学的复杂结构。基于该方法的TDC电路采用CMOS 0.110μm工艺设计实现,版图面积仅为380×140μm²,在1.2 V电源下功耗为4.2 mW。仿真结果表明：系统分辨率为104 ps,最大微分非线性(differential nonlinearity, DNL)和积分非线性(integral nonlinearity, INL)分别为0.3、2.5 LSB,证明依据该算法的TDC电路具有良好的时间精度和线性度。