多核处理器核间互连的新型互连网络

提出了一种用于片上核间互连的新型互连网络--基三分层互连网络. 该网络具有明显的层次性和对称性以及良好的扩展性. 与2-D Mesh相比,在网络规模不大时,基三分层互连网络更适用于构建片上核间的通信网络. 仿真结果表明,该网络具有较低的平均通信延迟和较高的平均吞吐率.     

基三分层互连网络的网络属性和功耗分析

片上网络是一种新型的片上设计模式,被认为是更加理想的多内核互连技术.基三分层互连网络是一种新型的片上互连结构,该网络拓扑结构简单、节点度数低,具有明显的层次性和对称性以及良好的扩展性.针对THIN从网络属性和功耗方面进行了深入的研究,并和其他常见互连网络进行了比较,结果表明:THIN是一种更适合用来构建核间互连的片上网络.     

一种新型片上网络及其受限组播路由算法设计

从降低节点度、减少网络链路数和缩短网络直径的角度出发,提出一种用于片上核间互连的新型互连网络——基三分层互连网络（THIN）,该网络具有明显的层次性、对称性和可扩展性．深入研究了THIN的静态特性,并与2-D Mesh和Hypercube进行对比,结果表明：在网络规模不大时,THIN更适于用来构建片上核间的通信网络．THIN中节点采用一种支持分组的编码方案,基于该方案,设计了一种基于树的受限组播路由算法（TRMA）,该算法设计简单、路由效率高并易于硬件实现．仿真结果表明：TRMA比基于单播的多播路由算法具有更小的网络延迟和更少的网络流量．     

面向众核处理器的独立调试系统设计方法

基于片上网络(Network-on-Chip,NoC)技术的众核处理器正成为当前高性能处理器的设计焦点.传统的调试系统结构不能很好地应用于众核处理器体系结构,众核处理器中踪迹数据传输、调试事件传播、时间戳同步等方面均面临重大挑战.为解决上述问题,提出一种具有高带宽、低资源消耗的独立调试系统设计方法.该方法通过减少长互连线,提高了调试通道工作频率,以较少的互连线即可实现高带宽传输通道;同时调试组件采用分布式的对称结构,具有良好的可扩展性.在踪迹数据传输结构中,提出了一种带宽平衡的非侵入式踪迹数据导出方法,该方法通过软硬协同方式来配置踪迹通道仲裁的权重值,降低硬件复杂度.在调试事件的传播上,构建了与片上网络拓扑一致的事件传播网络,该网络在易于物理实现的同时具有事件传播延迟低的特点.在时间戳的同步方法上,提出了一种通过软硬件协同的时间同步方式,以很小的硬件代价实现了较精确的时间戳同步.     

分布式计算模型的构造

面向对象程序设计使得软件设计中普遍遵循的模块化、信息隐蔽、抽象、代码共享等思想易于充分实现。分布式系统是在由通讯网络互联的多微型机体系结构上执行任务,其软件设计的关键问题是:程序、数据和控制怎样分布到系统中的各部件上去。该文根据面向对象程序设计原理,提出了构造分布式计算模型的一种设计方法。     

软件交互器的一种面向对象的设计模型

怎样实现软件交互器是设计与开发面向交互器的编程语言及工具的关键问题.基于当前主流的面向对象技术,讨论了对象与交互器的主要区别,提出一种基于对象技术的软件交互器的实现体系结构及其内部行为自主决策算法.并且,基于该结构及算法,开发出了软件交互器的一种面向对象设计框架.     

针对CMT架构的linux内核负载均衡算法优化(英文)

Linux 2.6的负载均衡算法调度域支持CMP,CMT,SMP,NUMA架构.针对CMT,算法尝试分配新进程到最空闲的处理器核中的最空闲的CPU上;如果某个处理器核中的第一个CPU比较空闲,它会周期性地从该核的最繁忙的CPU上的迁移适量的任务到这个CPU上以平衡系统的任务.然而在某些情况下,该策略会导致系统更加不平衡.有两种方法可以弥补该算法的缺陷:一是新进程放到整个系统的最空闲的CPU上;二是最空闲的CPU可以迁移调度域中的任务.在8处理器核32线程XLR532处理器系统上,使用HackBench测试,系统最高达到8%的性能提升.     

二维网格互连通信的IP核研究以及实现

该文首先提出二维网格互连通信的路由算法——DRUL（Down Right Up Left）,并证明该算法是免死锁的.接着提出二维网格互连通信的实现协议,利用硬件描述语言Verilog HDL在FPGA上实现了该算法以及通信协议.逻辑仿真以及理论分析表明该IP 核适合二维网格通信.     

异构多核协处理器ESCA及其JPEG压缩算法

提出一种异构多核处理器工程科学计算加速协处理器（ESCA）体系结构,此体系结构可作为协处理器对计算密集型的应用提供计算加速.基于该ESCA协处理器的混合计算系统设计并行静态图像JPEG压缩编码算法的映射与实现,并在四核ESCA处理器原型上对JPEG压缩编码算法进行了性能评测.实验结果表明：针对计算密集型的应用,所提出的ESCA处理器具有良好的计算加速效果.     

EmbeddedInternet的体系结构及其ONDC模型的实现

基于ＥｍｂｅｄｄｅｄＩｎｔｅｒｎｅｔ的体系结构,提出一种解决Ｆｉｅｌｄｂｕｓ与其他类型网络互连的方法,并建立了ＯＮＤＣ模型·通过该模型,实现了将Ｆｉｅｌｄｂｕｓ上的现场设备接入了Ｉｎｔｅｒｎｅｔ的目的·以Ｗｅｂ和Ｊａｖａ技术为主要方法,使得从不同子网、不同的物理区域实现对Ｆｉｅｌｄｂｕｓ网络现场设备的监控、诊断、管理、维护及下载驱动程序等功能得以实现·ＥｍｂｅｄｄｅｄＩｎｔｅｒｎｅｔ体系结构的提出为众多不同类型的网络和Ｉｎｔｅｒｎｅｔ的互连提供了现实的可能性和技术上的支持·     

Computationally efficient locality-aware interconnection topology for multi-processor system-on-chip (MP-SoC)

This paper evaluates the Triplet Based Architecture, TriBA – a new idea in chip multiprocessor architectures and a class of Direct Interconnection Network (DIN). TriBA consists of a 2D grid of small, programmable processing units, each physically connected to its three neighbors so that advantageous features of group locality can be fully and efficiently utilized. Any communication model can be well characterized by locality properties and, any topology has its intrinsic, structural, locality characteristics. We propose a new criterion in performance evaluation that is based on the concept of locality in an interconnection network, the “lower layer complete connect”. Our proposed criterion depicts how completely a processing node is connected to all its neighbors. TriBA is compared with 2D Mesh and Binary Tree as static interconnection network. The comparison / evaluation is enumerated from three orthogonal view points, viz., computational speed, physical layout and cost. Our analysis concludes that TriBA is computationally efficient interconnection strategy that exploits group locality in processing nodes.     

基于Zigbee技术的RFID读卡系统设计

将Zigbee技术与RFID无线射频识别技术相结合,设计了一种基于STM32单片机的RFID读卡系统。RFID读卡器节点采用Zigbee技术以单跳或者多跳的形式灵活组网,延长了RFID读卡模块的读写距离。详细阐述了读卡集成芯片MFRC522,Zigbee网络处理模块SPZB260和主控芯片STM32单片机的外围电路设计,以及整个系统的硬件架构和软件架构,并通过实验结果验证了该系统的可行性和有效性。     

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。     

神经网络控制系统仿真

利用基于神经网络修正误差ＢＰ学习算法的多层网络和间接学习或专门学习的动态逆特性控制方法＾［１］编制的神经网络控制系统的仿真软件（ＳＣＳＢＮＮ），给出了调节时间和最大超调量与神经网络中间层节点数的关系曲线，同时给出了各种学习率和神经元作用函数增益的响应曲线。ＳＣＳＢＮＮ也可用于神经网络非线性控制系统。仿真结果说明神经网络非线性控制系统具有良好的控制性能。     

智能空调机组控制器设计

目的设计一种基于LonWorks现场总线的空调机组智能控制器。方法利用LonWorks现场总线的技术,应用神经元芯片和主处理器进行主从式设计,提出一种模糊RBF神经网络自适应控制算法对各回路进行控制。结果智能控制器能对空调系统温度、湿度等多目标进行有效控制,在实际应用中充分证明了系统的合理性和先进性。结论 LonWorks适合于智能建筑的应用,而模糊神经网络也能提供较好的自适应控制效果。     

一款基于新型Field Programmable Gate Array芯片的投影仪梯形校正系统研究与实现

投影设备配备的梯形校正普遍存在校正范围小，画面的一些线条和字符边缘会出现毛刺和不平滑现象，矫正效果不理想．如果采用通用的图像处理芯片和复杂的算法，可以解决上述问题，但又会导致成本急剧上升．为了解决上述矛盾，提出一种基于FPGA（Field Programmable Gate Array）芯片的新型梯形校正实现方案，解决了校正范围与锯齿失真的矛盾问题，并为进一步成为芯片级产品铺平了道路．图像处理采用kaiser窗函数和sinc函数相结合的方法进行插值，这样的滤波器改善了旁瓣抑制，具有较好的通带性能．介绍了梯形失真的产生和校正原理，提出了利用FPGA芯片XC3S400作为核心图像处理单元的梯形校正系统的硬件和软件实现，说明了该芯片结构、功能及特性，最后提供了校正的效果图．     

基于单片机的远程温度测控系统研究

基于单片机应用系统,提出了一种简单、易行、廉价的嵌入式网络系统框架及其整个系统的构架、模块的实现方法．在此系统框架基础上开发了远程温度测控系统,包括软硬件设计．通过软硬件系统的调试,证明整个远程测控系统可行有效．     

An AP SoC for a unified architecture

An instruction level parallel computing paradigm and a unified architecture for an array processor (AP) on a chip (SoC) are presented in this paper. Here “APU SoC” is short for “an AP SoC for the unified architecture”. The MISD/MIMD architecture for instruction level parallel computing is unified with the SIMD architecture for data level parallel computing. As a result, all the computing can be implemented on an APU SoC. The APU SoC offers the rationale of an array structure for development in current technology, yet simplicity for the hardware (chip) and software (program) parallel designs. Just as a single processor chip can replace many function module chips, the APU SoC can replace the single-core/multi-core/many-core CPU chip for TLP computing and the ASIC/ASSP/FPGA/RC device array chip for Operation Level Parallel computing.     

基于CAN总线通信的直流绝缘在线监测单片机系统

介绍了一种应用CAN总线通信、单片机进行数据处理及控制的直流系统绝缘在线监测与控制的硬件设计与实现.阐述了CAN总线的特点,设计了基于C8051F020单片机的CAN通信接口电路硬件和软件.     

电力线载波技术在家居控制网络中应用

介绍了一种低压电力线载波芯片——ST7536，并给出了基于该芯片的家居控制网络的解决方案，详细阐述了家居控制网络的硬件和软件设计．实践证明该方案是有效的．