基于FPGA的高频数字合成技术设计与实现

本文介绍了直接数字频率合成技术(Direct Digital Frequency Synthesizer,简称DDS)的原理和特点。研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度而采用的并行进位加法器、流水线架构的优化方法,采用了线性插值查表法实现DDS的方案。给出了采用ALTERA公司的Cyclone系列FPGA芯片EP1C6144C8进行直接数字频率合成的波形仿真图。简述了程序逻辑运算过程中产生毛刺的原因,并提出消除毛刺的四种方法。     

基于FPGA的数字波束形成模块设计

雷达数字波束形成的庞大数据量和高实时性要求,决定了数字波束形成模块的复杂性及设计难度。在数字波束形成模块中,高速数据传输和数字波束形成算法均需保证其实时性,因而它一直以来都是雷达系统的关键技术。本文选择高性能FPGA芯片,既完成了多通道高速数据采集,又实现了全阵的实时数字波束形成运算。     

多频高频地波雷达同步控制系统设计

针对高频地波雷达多频探测的同步时序要求,提出了一种基于以太网的多频雷达同步控制系统设计方案.该方案利用DSP搭建以太网通信平台,由上位机将同步控制配置参数通过以太网下载到FPGA中,并根据GPS同步时钟产生一系列雷达时序控制脉冲信号,用于控制多频雷达发射、接收及数据采集与处理.与传统单频地波雷达同步控制相比,该系统可使雷达工作在多种工作状态,具有参数变更灵活、方便试验等优点,提高了雷达的整体性能.实验结果验证了设计方案的正确性.     

全数字锁相环高频感应加热系统的设计

为解决感应加热系统中频率跟踪的问题,使感应加热系统始终工作在最佳状态,提出一种新型的全数字锁相环(ADPLL)高频感应加热系统的设计方案.该方案是基于现场可编程门阵列,采用比例积分控制的方法.仿真结果表明,ADPLL能够及时有效地进行频率锁定,具有控制跟踪速度快、精度高、可调性强及捕获频带宽等优点.根据不同谐振频率的对象,可以通过调节1/N分频器的参数N,K模计数模块的参数K和积分模块的计数器n的位数,使得ADPLL工作处在最佳状态.     

无线电定位接收机中高速计数器的设计及其FPGA实现

在无线电定位接收信号处理中,为了准确的测量TOA,对计数器的计数精度有极高的要求。本文提出了一种利用常用逻辑器件,结合现场可编程器件实现200MHZ甚至更高频率的高速计数器的方法,并与计算机接口。该计数器可用于高精度的TOA,PW测量等方面。     

采用全数字接收机的航管二次雷达系统研究

全数字接收机技术的应用越来越广泛,本文给出了一种采用全数字接收机技术的航管二次雷达系统方案,对系统中全数字接收机部分进行了重点论述.经实际使用,证明了全数字接收机技术应用于航管二次雷达系统中是可行的.     

基于全数字接收机的定时提取技术的研究

针对全数字接收机研究中的定时提取技术，对数字滤波和近最佳定时提取算法进行了新的改进，通过计算机模拟表明改进后的算法具有收敛速度快、抖动小、抗载波固定相差和运算量小等特点。     

基于多种雷达信号的中频接收机设计

雷达接收机性能是由解调信号的相位正交致性决定的,这使得具有数字化、模块化特点的中频接收机成为雷达接收机的主流.提出了一种多波形雷达信号中频接收机设计方法,并给出了基于FPGA的设计方案.     

基于FPGA的数字运动控制器

介绍了一种可以在FPGA上实现的直流电机控制器,主要有操作接口,反馈采样,PID运算和PWM产生等几部分构成,由于采用了光电编码器作为速度反馈转换,用PWM方式进行输出驱动,因此,不需要进行额外的A/D和D/A转换,使得整个控制器可以以纯数字的方式在单片FPGA上实现。详述了控制器的各组成部分的工作原理,并给出了采用纯数字控制的解决方法和设计上的要点。     

基于FPGA和DSP的雷达信号处理系统的设计

充分利用现代最新发展的大规模集成电路技术和数字处理技术和数字处理技术，将FPGA和DSP相结合，在仔细分析雷达信号特点的基础上进行了设计，对雷达原始信号进行采样，杂波抑制以及压缩处理，从而为进一步实现基于雷达原始视频信号的信息处理，传输和存储提供了基础和保证。     

基于FPGA的数字式秒表设计

介绍了在Max plusⅡ的EDA软件平台上,一种基于FPGA的数字式秒表的设计方法,给出了顶层电路图和各模块的设计。通过编辑、编译和器件编程,将编程器文件以在线配置方式下载到ISP实验板的EPF10K10LC84-4器件中,经实际电路测试验证,达到了预期的设计要求,显示结果正确无误。     

基于FPGA的DDS调频信号发生器设计与实现

模拟调制系统中,总结起来有两种调频方法,直接调频法可以获得较大频率偏移,但频率稳定低,温漂时漂都比较大,间接调频法频率稳定高,但是电路十分复杂。针对上述传统模拟调频方法的不足,从信号调频基本原理出发进行理论推导,结合DDS技术基本工作原理进行设计,利用FPGA来实现DDS调频信号的产生。并着重介绍了DDS调频原理及电路实现过程,给出了FPGA设计的仿真和示波器测试图,整个电路硬件单元简单,稳定性好,实验结果表明该设计是有效的。     

高分辨率DDS的FPGA设计

直接数字频率合成器DDS在数字通信系统中的地位是非常重要的，其应用包括上下变频、调制解调、软件无线电等。DDS的优点是具有极高的分辨率、频率转换速率快、相位噪声低等；缺点是杂散度抑制比性能差，很难做到-65dB。DDS的实现一般采用查表法，且相位累加器地址到表询地址的映射采用量化方案。又利用FPGA，采用线性插值查表法对。DDS进行了实现。该方案利用了相位累加器的所有有效位，使DDS的性能得到提高，杂散度抑制比达到了-70dB。同时具有硬件资源占用少、设计灵活等优点。     

基于耦合映象格子的宽间隔跳频序列的FPGA实现

为实时产生宽间隔跳频序列,提出了一种基于Tent映射的双向耦合映象格子的宽间隔跳频序列产生方法.该方法采用了多比特量化与比特抽取相结合的量化方法以及用于宽间隔处理的改进的平移替代法.将该方法由浮点运算转换为定点运算后在可编程逻辑门陈列(field programmable gate array,FPGA)上实现,所实现...     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

基于FPGA的光纤通道适配器研究

基于现场可编程门阵列(FPGA)的定制的光纤通道适配器,提出了其设计思路和系统结构.依据光纤通道的协议处理需求进行了软硬件功能划分,在此基础上论述了硬件部分与固件部分的设计与实现.系统采用软硬件协同设计开发模型,硬件实现FC(fibre channel)协议中的FC0,FC1及FC2层部分功能,固件实现FC2层,FCP(fibre channel protocol for SCSI)层、登陆与发现和资源管理功能.固件各功能模块间通过队列进行通信,同时采用了集中的事务管理机制,对事务进行集中管理、定时处理.通过与光纤通道适配器产品互连调试验证了其软硬件功能符合协议标准,能正常运行.     

直扩系统中匹配滤波器的FPGA实现及优化设计

数字匹配滤波器也称作数字相关器,文章介绍了数字匹配滤波器在FPGA上的实现方式,对于卫星通信等领域中要求的匹配长度较长而导致的器件消耗增大,讨论了资源优化的途径,并对比2种优化方式,给出了经改进后的逻辑复用的FIR结构;综合结果表明,该结构能有效地节省器件的消耗。     

DDS信号发生器的设计

利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成(DDS)原理以及以DDS为核心的信号发生器的设计,并给出了以单片机80C51为内核的FPGA的设计方案及信号发生器产生的仿真波形。     

基于ARM与FPGA的数字通信实验系统设计与实现

文中以通信信号处理、专用集成电路设计、嵌入式系统开发等为基础,设计并实现了基于ARM与现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的数字通信综合实验系统,开发了大量通信类专用信号处理电路设计实验资源。以QPSK调制解调器设计实验为例,展示了该实验系统平台上的实验过程及思路。数字通信实验系统资源丰富,设计思路新颖,涵盖知识面广,实验内容灵活创新,增强了学生的创新意识,开拓了学生的专业视野,提高了学生的实践能力,使学生更全面地掌握面向实际应用的通信专业技术知识和项目开发流程。     

基于耦合映象格子的宽间隔跳频序列的FPGA实现

为实时产生宽间隔跳频序列,提出了一种基于Tent映射的双向耦合映象格子的宽间隔跳频序列产生方法。该方法采用了多比特量化与比特抽取相结合的量化方法以及用于宽间隔处理的改进的平移替代法。将该方法由浮点运算转换为定点运算后在可编程逻辑门陈列(field programmable gate array,FPGA)上实现,所实现的宽间隔跳频序列产生器具有结构简单、运算复杂度低、资源占用少且易于控制等优点。性能测试结果表明:宽间隔跳频序列产生器产生的跳频序列具有宽的跳频间隔、良好的平衡性和汉明相关性。