同步时序逻辑电路设计的新方法

提出了从状态转换图中直接求得触发器的置位和复位函数，从而确定触发器的驱动方程这样一种设计同步时序逻辑电路的新方法．设计原理简单，易于理解，适合于所有同步时序逻辑电路．     

主从触发器的动作特点及波形分析

特性方程和电压波形图都是触发器重要的逻辑功能表示方法.文中结合具体实例,说明直接根据特性方程画主从触发器电压波形图时会遇到的问题,并结合其电路结构及动作特点给出了解释,指出了特性方程适用的条件,同时也总结出了主从触发器电压波形图的画法.这种提出问题、分析问题并解决问题的教学方法可以提高学生的学习兴趣并加深对内容的理解,提高教学质量.     

同上沓序逻辑电路设计方法的研究

提出一种设计同步时序逻辑电路的新方法。根据触发器（FF）基本特性,可从电路的状态转换图上直接求得触发器置位、复位函数,进而确定触发器的激励方程,具体设计实例表明该方法简捷、高效,设计电路功能正确。     

基于逻辑函数修改技术的N进制同步计数器设计

为简化自启动任意进制同步计数器的设计过程,探讨了用逻辑函数修改技术设计基于JK 触发器的能自启动的任意进制同步计数器的设计方法。即在由JK触发器构成的同步
二进制计数器的基础上,通过修改部分触发器的激励函数方程改变计数器状态转换的顺序实现N进制计数。给出了触发器激励函数修改的原则和修改函数的确定方法,并分析了N进制计数器的自启动功能。该方法具有方便、快捷的特点和较强的实用意义。     

时序逻辑电路的次态卡诺图分析法

讨论了同步时序逻辑电路的次态卡诺图分析法与异步时序逻辑电路的次态卡诺图的分析法,这两种方法分别是利用状态方程给出各触发器的次态卡诺图,并由次态卡诺图画出状态转换图以及利用状态方程和时钟方程绘出包含“动令”在内的各触发器的次态卡诺图,并由次态卡诺图画出状态转换图,该法是１种分析时序逻辑电路功能的新方法。     

对触发器逻辑功能转换的分析

触发器是构成时序逻辑电路最基本的存储单元,对触发器逻辑功能学习后,再分析几种常见触发器之间的逻辑功能转换。能培养学生的知识应用能力、思维能力和创新能力,为学习时序逻辑电路打下坚实的基础。     

触发器的时钟方程和异步计数器分析的新方法

本文将触发器的时钟脉冲作为逻辑变量处理，导出了时钟方程的一种新的表达形式，并将其引入到触发器的特性方程中，使异步计数器的分析和同步计数器的分析在方法上统一起来。     

四值逻辑代数及触发器

本文讨论了四值逻辑代数和T运算,指出四值模代数运算不是完备系。文中给出了四值D,T,JK以及全功能触发器的逻辑设计及性能。     

扭环型计数器自启动设计的逻辑修改方案

为了克服目前在保持右移移位寄存器内部结构不变的基础上只求解第1位触发器的激励函数设计方法的局限性,分析了扭环形计数器工作时的状态转换过程,提出在不改变右移移位、取反循环移位的状态变化规律时可对任何一位触发器的激励函数进行逻辑修改的设计方案,给出了在次态函数卡诺图上进行激励函数最小化求解与检查无效状态所赋次态值及逻辑修改...     

关于四值JK触发器的研究

从分析二值触发器的特点着手，由三值触发器的研究＾「１－３」推广到四值触发器的研究，并提出了具有四轨输出的四值ＪＫ触发器。     

不同类型时钟触发器集成电路在实用中的转换

从各种时钟触发器的特性方程出发，讨论了实际生产的集成时钟触发器JK型和D型向实用中可能使用的其他各类触发器转换的方法．     

三值绝热JKL触发器的设计

通过对多值逻辑、绝热电路和三值触发器工作原理及结构的研究,提出一种新颖的三值绝热JKL触发器的设计方案.该方案首先以电路三要素理论为指导,推导出三值绝热JKL触发器的元件级函数式,采用不同阈值的MOS管实现相应的电路结构.然后结合三值绝热文字电路,应用三值绝热JKL触发器进一步设计绝热九进制异步计数器.最后,HSPICE模拟结果表明,所设计电路具有正确的逻辑功能,与传统三值JKL触发器和九进制异步计数器相比,节省能耗均在75%以上.     

四值电压型转换逻辑集成电路

本文介绍了用于四值逻辑与二值逻辑相互转换的两种电压型集成电路BQTL和QBTL。其中QBTL设计成可单独作为四值“阀”门使用,用于构成其他四值组合逻辑。设计中采用了PNP晶体管恒流源,提高了电路的逻辑摆幅、转换速度和集成度。     

故障攻击硬件仿真中低成本电路状态控制方法

为了解决基于FPGA的故障注入攻击仿真中,由于使用全扫描方法处理待测电路造成的逻辑资源消耗大的问题,提出一种用部分扫描电路实现电路状态完全可控的方法,即在任何时刻都可以改变电路中所有触发器的值,模拟故障注入攻击,进而在设计阶段对集成电路的安全性进行早期评估。将电路抽象为图,扩展平衡结构部分扫描测试方法,通过扫描触发器选择和触发器使能添加实现对所有触发器的同时控制。采用SAT可满足性算法,基于电路逻辑产生故障测试矢量集,实现故障注入仿真。结果表明,相较于全扫描电路,部分扫描方法以新增少量输入端口为代价,平均减少28.04%的扫描触发器,进而降低故障注入攻击硬件仿真的逻辑资源消耗。     

四值异步时序电路的设计

采用时钟覆盖法设计异步时序电路，能够获得最佳的时钟方程，本文主要讨论选用以模代数为系统的四值JK触发器，采用时钟覆盖法设计四值异步时序电路。     

时序逻辑网络设计的一种简便算法

本文导出了触发器的激励方程,从而给出了同步时序逻辑网络设计的一种简便算法.该算法容易编程,便于上机操作,适用于多变量网络设计.     

触发器在数据库完整性方面的应用

对SQL Server数据库触发器的概念和功能作了介绍,分析了两个相关的逻辑表,结合实例阐述了如何应用数据库触发器解决实际问题.     

分析一般时序电路的一种简捷方法──卡诺图法

本文采用驱动方程－卡诺图－状态转换图的方法，分析由触发器组成的一般时序电路，比一般资料所用的驱动方程－状态方程－状态转换真值表－状态转换图的方法清晰、简捷，它用填写卡诺图的方法代替繁琐的计算法。     

用逻辑代数运算推导触发器的特性方程

本文用逻辑代数运算法直接推导各种门电路组成的触发器的特性方程。     

脉冲型时序逻辑网络设计(Ⅰ)

本文讨论了脉冲型时序逻辑网络中各触发器控制方程的求法,并给出了脉冲型时序逻辑网络设计的一种新方法。这种方法适用于计算机辅助设计。