基于FPGA的嵌入式开发

在计算机与电子技术领域,FPGA技术发展很快,已经广泛应用于航天、通信、医疗等各个领域.本文在介绍FPGA的处理器内核的基础上,主要针对FPGA的开发流程进行介绍.     

基于自主SOC芯片的GE02嵌入式系统与FPGA教学实验平台

国家专用集成电路系统工程技术研究中心自主研发的GE02嵌入式系统与FPGA教学实验平台提供了GE02硬件平台、实验指导书、《嵌入式系统一基于SEP3203的应用开发》、授课课件等教学平台。     

基于JTAG的ARM嵌入式系统调试技术实现及应用

文章介绍了JTAG结构及其TAP控制器的控制机制,描述了ARM芯片的JTAG调试原理,给出厂一种基于JTAG接口协议的ARM调试设计方案及其软硬件实现,并利用JTAG接口进行硬件设备的远程调试。     

基于FPGA的数字扫频系统SOC设计与验证

面向教学、科研、产业科技创新等,基于FPGA对数字ICs与系统SOC进行开发。首先阐述了工程化开发方法和步骤,然后采用组合设计与模块化设计相结合方法,描述了基于低PLL宏模块配置FPGA器件的数字扫频系统的设计与验证。结果表明：一方面,通过实践能有效引导相关专业人员运用所学专业基础与技能,领悟数字ICs与系统的工程化设计思想,掌握采用合理的方法简化复杂系统设计开发要旨,提升科技创新能力;另一方面,所开发的数字扫频系统实现了“手/自一体双向循环扫频脉冲输出及输出脉冲频率值测量”的系统功能,且与传统的面向模拟电路与系统频率特性测试的扫频系统相比,无需MCU、DDS及片外L、C和模拟电路。     

可编程顶点处理器FPGA验证平台的设计与实现

为了对一个面向移动设备的可编程顶点处理器进行功能验证和性能评估,设计了一个基于片上可编程系统(system on programmable chip,SoPC)的FPGA验证平台.在该平台上,采用软硬件协同验证的方法,成功地运行了多个顶点处理器程序.实验结果表明,该平台可以有效地验证可编程顶点处理器的功能,而且适用于3D图形处理器中其他模块的FPGA验证.     

基于PCI总线的边界扫描主控器的FPGA设计与实现

在分析边界扫描测试技术的工作机制对测试主控系统的功能需求基础上,提出了一种基于PCI总线采用FPGA实现的低成本边界扫描测试主控器的硬件设计方案.该系统以PC机为平台,利用FPGA器件设计实现JTAG主控芯核,并在主控器芯核内加入FIFO,提高了PCI总线的传送速率,使用户能够利用计算机方便的组成一个边界扫描测试系统.经仿真和测试实践表明,该系统产生的测试信号完全满足IEEE1149.1协议的时序要求,对支持IEEE1149.1协议的芯片进行功能测试和PCB板的互连测试及电路故障诊断.该系统结构简单,使用方便,工作可靠.     

基于FPGA的SOPC嵌入式系统设计

SOPC（System on Programmable Chip）嵌入式设计是一个崭新的嵌入式系统设计技术。它将处理器、存储器、1/0口等系统设计需要的模块集成在一起,设计集成为相对独立的IP核,从而完成实际生产和科研所需要的各种功能。该系统是集EDA和SOPC为一体的嵌入式系统。其核心采Altera公司Cyclone系列的EP1C3T144,并配以丰富的外设,如键盘阵列、各种通信传输接口等。整个系统设计灵活、可扩充、可升级,并且具备软硬件在系统中可编程的功能。不仅可以应用于科研领域,也可以适应高校嵌入式系统实验教学的需要。     

FPGA通用数字信号处理实验板的设计与实现

设计并制作了以EP2C20Q240C8芯片为核心的FPGA最小系统实验板,该实验板采用两层制版工艺,以EPCS4为配置芯片,具备AS和JTAG两种下载方式。并通过16进制计数器测试实例验证了实验板硬件电路设计的正确性和可靠性。     

基于FPGA的数字误码测试系统设计与实现

设计了逐位比较型数字通信误码测试系统．首先,分析了误码测试系统的基本架构及其各组成功能模块;其次,讨论了误码测试系统中各关键模块的实现方法;最后,利用QuartusII7．2软件平台对设计的数字误码测试系统进行了仿真分析,验证了设计的正确性．     

基于FPGA的嵌入式指纹采集系统设计

针对传统指纹采集系统实时性差及逻辑控制复杂等缺陷,提出一种基于FPGA的嵌入式指纹采集系统,讨论系统的组成原理、硬件电路设计与软件实现．该系统选用FPGA芯片EP2C35F672C6作为处理器,MBF200为指纹传感器,通过SPI连接实现其通信;应用片外SRAM保存采集的指纹图像数据,实现一种高效的嵌入式指纹采集系统．测试表明,该系统具有较高的易用性和实时性．     

基于FPGA+DSP嵌入式捷联导航系统设计

介绍了一种以Altera公司Cyclone系列的EP1C12Q240I7 FPGA芯片为主控制器和TI公司高性能数字信号处理器TMS320C6722为捷联解算协处理器的双CPU结构的新型捷联导航系统,该系统充分利用了EP1C12Q240I7控制能力强、设计灵活和TMS320C6722的处理速度快、浮点数据处理能力强的特性,FPGA与DSP通讯采用双口RAM方式.系统具有采样速度快、浮点处理精度高、稳定性好等特点,可以充分满足捷联系统的要求.     

基于FPGA的嵌入式容栅扭矩传感器测量系统设计

介绍了一种以Xilinx公司 Spartan-II 系列的xc2s50 FPGA(现场可编程门阵列)芯片为主的嵌入式容栅扭矩传感器测量系统.嵌入式容栅扭矩传感器采用嵌入式设计,特别适合于坦克、装甲车辆等安装空间狭小、对传感器的体积有严格要求的测试系统.以FPGA为代表的可编程逻辑器件在该系统中的应用,可以降低系统PCB板设计的复杂度,抗干扰性能大大提高,功耗低,系统的性能好,可靠性高,操作灵活,测量精度高.     

基于FPGA和PC机的客流统计系统设计

提出了一种基于FPGA和PC机的客流统计系统的设计方法。其中基于FPGA的下位机数据采集与处理电路模块采用Verilog HDL语言和原理图相结合的方式设计,上位机的人机交互界面及串口通信采用Visual C＋＋6．0设计完成。经模拟仿真和实际电路验证,结果表明该系统具有结构简单,成本低廉,计数准确率高的特点,能够很好地实现客流统计的功能,并可在不改变硬件平台的情况下对系统随时进行升级与重构,具有良好的适用性。     

LCD定标器芯片设计的FPGA验证方案研究

介绍了LCD定标器的总体结构和工作原理,以及应用Xilinx公司的Virtex-Ⅱ系列FPGA进行LCD定标器芯片功能验证的方案．该方案使LCD定标器芯片和其他外部模块组成一个完整的工作系统,能对芯片的预期功能进行全面系统的验证,从而尽早地发现前期设计中存在的问题,以便及时修改RTL级代码来确保芯片的设计功能完全正确,达到预期设计目标．验证结果表明,提出的方案正确可行,良好地完成了验证定标器设计功能的任务．     

基于FPGA的全景图像处理系统SDRAM控制器设计与实现

在对高分辨率折反射全景图像的快速采集处理中,同步动态随机存储器（SDRAM）作为重要的数据缓存器件,对于其正确的控制关系到整个系统能否正常工作.在分析了SDRAM各项参数及其工作原理的基础上,设计了基于FPGA的双SDRAM控制器,在乒乓缓存模式下轮流采集图像,完成了分辨率2048 dpi×2048 dpi、每秒15帧的CameraLink接口的全景图像的实时采集、缓存解算,以及以1024 dpi×768 dpi的分辨率进行实时显示.     

基于国产FPGA的星载Nor Flash控制器设计与验证

为满足航天星载存储系统进一步提高数据传输速率和系统可靠性,降低定制成本等需求,设计了一款基于国产宇航级可编程逻辑门阵列(field programmable gata array,FPGA)的Nor Flash控制器.该控制器针对Nor Flash编程和擦除操作速度较慢等问题,采用了解锁省略策略与增设写入缓冲器编程算法...     

基于FPGA的FSK调制解调系统设计

根据FSK调制和解调的工作原理,提出了一种基于FPGA芯片的FSK调制解调器。该系统采用键控法设计调制器模块,利用过零检测法实现解调器模块。利用VHDL语言在Altera公司的Cyclone系列的EP1C12Q240C6芯片上软件编程,完成了整个系统相应的时序仿真。硬件实验测试表明:FSK解调信号波形和调制信号波形一致,二者之间存在一定的延时,满足系统的设计要求,整个系统具有较高的可靠性和移植性。