ESD模拟器校验装置的设计与实现

本文根据IEC 61000-4-2标准要求设计了一套静电放电模拟器校验装置,该装置能够对静电放电电流波形进行采集和分析,来检验静电放电模拟器是否符合要求.在该装置中我们用Labview7.0设计了一套软件,通过USB-GPIB总线完成对放在屏蔽室内的数字示波器的控制,提高了这套设备的自动化程度,使测试结果更加准确.     

静电放电模拟器校验装置的设计与实现

根据IEC61000-4-2标准要求设计了一套静电放电模拟器校验装置,该装置能够对静电放电电流波形进行采集和分析,来检验静电放电模拟器是否符合要求。在该装置中用Labview7．0设计了一套软件,通过USB-GPIB总线完成对放在屏蔽室内的数字示波器的控制,提高了这套设备的自动化程度,使测试结果更加准确。     

静电放电电流波形校准装置的研制与分析

根据IEC61000-4-2的要求,研制了2种不同结构形式的静电放电电流波形校准装置,对SchaffnerNSG438和KeyTek MZ-15/EC型静电放电枪的电流波形进行了校准测试.经在不同电压等级和电压极性下的多次测试发现:其中一种校准装置测得的静电放电电流波形与出厂结果相吻合,即该校准装置的设计是成功的.通过试验对比和定量分析发现,校准装置的分布参数对静电放电电流波形的上升沿有显著影响.对于静电放电电流波形校准装置,仅满足标准规定的电压驻波比指标是不够的,必须对分布参数的影响予以高度重视.     

空气击穿过程对人体静电放电的影响

讨论了手持小金属物体的带电人体产生的静电放电,即人体－金属ＥＳＤ,介绍了其放电电流波形的主要特点及影响它的主要因素,并结合气体击穿理论对人体－金属ＥＳＤ过程及其特点进行了分析。     

剩余电流波形发生装置的设计

利用LabVIEW软件作为上位机部分进行平台开发,针对剩余电流保护电器的动作特性测试展开研究.基于波形数据库设计一种剩余电流波形发生装置,搭建上位机操作界面,设计信号隔离和功率放大电路.通过LabVIEW与Multisim联合仿真验证方案的可行性,以FFT和THD值等指标衡量波形还原输出效果.实验结果表明,该装置能够准确输出多种波形条件下的剩余电流,能够为检验剩余电流保护电器的动作特性提供测试信号,特别是在一些高成本、难以重复操作的实验例如生物触电实验中,具有较好的可替代性和实用性.     

VHDL模拟器波形显示器的研制

目的研究图形,图像的快速显示算法,研制工作站环境下基于Ｍｏｔｉｆ的面向对象类库。方法 在工作站平台上使用Ｃ＾＋＋和Ｍｏｔｉｆ研制了ＶＨＤＬ模拟器波形显示器,波形显示器中使用了波形图三级映射算法,构造并使用Ｍｏｔｉｆ的面向对象类库。结果该波形显示器具有显示速度快,程序可移植性强等特点。结论充分体现了算法的优越性和基于Ｍｏｔｉｆ面向对象类库设计的合理性。     

电流波形对电镀的影响

电流波形对电镀性能有影响,主要表现在与镀液配方相适应的电流波形可以降低电镀生产的成本;选择适当电流波形可得高电阻率、光亮剂性能优良的沉积层,同时可避免或减少阴极析氢,从而减少氢脆、麻点等弊病.     

ESD抑制器抑制特性测试方法

依据国际电工委员会IEC 61000-4-2标准和国军标GJB 911-90,用静电放电模拟器和静电放电电流波形测试装置等设备对某型号静电放电抑制器的抑制特性进行了测试.测试结果表明:采用IEC 61000-4-2标准规定的电流靶结合法拉第笼的方法测试静电放电时通过抑制器的电流,能够保证电流波形不失真;而加在抑制器两端的电压须使用有效带宽足够宽的电压探头配合示波器来测量,同时应尽可能消除静电放电时产生的辐射场对电压探头的影响.     

ESD的危害及防护技术

本文详细阐述了ESD的产生原理 ,介绍了ESD对于电子设备的危害和损坏方式 ,并由此深入探讨了ESD的防护措施和在电子设备设计过程中所使用的技巧     

运用器件模拟软件验证一种GGNMOS ESD保护电路的设计方案

随着CMOS工艺技术发展到深亚微米阶段,器件沟道的有效长度小于0.25 μm,器件的高集成度增进了集成电路(IC)的性能及运算速度.但随着器件尺寸的缩减,却出现了一些可靠度的问题,其中ESD (electrostatic discharge)是当今MOS集成电路中最重要的可靠性问题之一.     

纳米尺度超低漏电ESD电源钳位电路研究

提出一种新型超低漏电ESD电源钳位电路。该电路采用具有反馈回路的ESD瞬态检测电路, 能够减小MOS电容栅极?衬底之间电压差, 降低电路的泄漏电流, 抑制ESD泄放器件的亚阈值电流。65 nm CMOS工艺仿真结果表明, 在电路正常上电时, 泄漏电流只有24.13 nA, 比传统ESD电源钳位电路的5.42 μA降低两个数量级。     

GCNMOS结构电源和地之间的ESD保护电路设计

分析了电源与地之间ESD保护电路的必要性,研究用于电源和地之间GCNMOS(栅极耦合NMOS)结构ESD保护电路的工作原理,在此基础上提出了一个相应的版图设计,仿真结果显示该结构的ESD失效电压达到了3 kV.     

浅谈员工满意度的调查

简要介绍了员工满意度调查的含义和它在企业可持续发展中所起的重要作用,并给出了科学的员工满意度调查的步骤和方法以及确保员工满意度调查有效性的几个强调要素。     

ESD保护器件栅接地N型MOS管开启后区域模拟方法

基于ESD应力下栅接地N型MOS管（GGNMOS）的工作特性,提出2种开启后区域的器件级模型结构和相应的参数提取方法,并利用Matlab分别基于两种模型对不同工艺参数的样品进行模拟,获得相应的I-V特性曲线。虽然模型1比模型2简单,而且需要的参数少,但是模型2比模型1更为精确,与实际情况更吻合,更加能够反映出工艺参数对样品开启后特性的影响。     

关于GCNMOS的ESD保护电路的HBM的分析测试

静电放电(electrostatic discharge,ESD)是造成大多数的集成电路(integrated circuits,ICs)或电子系统受到过度电性应力(electrical overstress,EOS)破坏的主要原因。而HBM(human boby model)是ESD破坏IC的最常见的一种方式．因此要在IC中加入相关的保护电路,对一种GCNMOS(gate-couple NMOS)的保护电路进行详细的分析与测试。     

静电放电危害及防护技术研究

静电放电会使电子元器件失效或存在隐患,它对电子产品的生产和组装会造成难以预测的危害。在介绍静电产生的原因及静电放电对电子产品造成的危害基础上,重点探讨了静电放电的防护技术。