基于Labview的ADC综合性能测试系统

近年来,在电路设计领域高性能的模数转换器(ADC)一直是的研究热点,相应的ADC测试评价技术也同样一直受到重点关注。本文阐述了ADC的参数及其测试的原理和方法,并基于Labview软件和数据采集卡构建了ADC的软硬件测试平台,实现了低成本、高可靠性的高速高精度ADC计算机辅助测试的测试,最后,使用该测试系统对TI公司的ADS805进行了测试,并给出了测试结果。     

双通道高速高精度流水线模数转换电路的实现

为解决传统双通道构架仅适用于低速模拟数字转换电路(Analog-to-Digital Converter,简称ADC)的问题,通过取消数字校准电路,去除信号通道中用于数字校准开关的方式,采用台湾积体电路制造公司(TSMC)0.18μm CMOS工艺,用双通道流水线构架实现了高速高精度ADC,确保ADC达到12位信号转换精度的同时,信号转换速度达到了200 Ms/s.通过测试,该电路在模拟输入信号为10 MHz,差分振幅为1.25 V,电源电压为1.8 V,信号采样频率200 Ms/s条件下获得信噪失真比为64.7 d B,无杂散动态范围为86.3 d B,电路整体功耗为356 m W,测试结果证实该设计在降低模数转换电路设计难度的同时节省了功耗.     

一种应用于60GHz毫米波无线传输系统的数模混合ADC设计

以60 GHz毫米波高速无线传输系统为背景,对无线信号历经的频率选择性衰落信道进行了深入分析,并对接收机结构进行研究。提出一种利用数模信号混合处理的低复杂度ADC结构。该结构利用数模混合均衡器来降低频率选择性衰落信道中接收机ADC的精度要求。通过引入一个高精度、高采样率的DAC为代价,在不改变接收机性能的情况下将ADC的采样精度降低2个比特。该ADC均衡器在误码率、收敛速度等性能上相比同精度的全数字均衡器有很大提高。进一步,对该结构进行优化。通过把补偿信号的高比特位的值转换到模拟域,将引入的DAC精度降低到2～3个比特,从而进一步降低了该结构的设计复杂度和功耗。     

基于C8051F021的锂电池能量均衡双路16位PWM的实现

利用C8051F021单片机8通道12位ADC转换器,对采样信号进行转换和比较,同时使用ADC0的窗口检测器实现实测值超范围保护,并将ADC0各个通道转换的结果成批次地送PCA0形成多路16位的PWM信号,给出了实现双路输出信号的情况。由于ADC0是12位的,在程序中对PCA0的值进行了修正,以实现频率可设定的PWM控制信号输出,PWM信号在聚合物锂离子电池单体能量均衡电路中得到应用。     

改善辐照加固设计流水线型模数转换器性能的抖动电路技术

提出了一种能够改善高精度辐照加固设计流水线型模数转换器（ADC）动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进行量化,并将抖动信号从ADC量化输出中减去,以降低ADC的信噪     

高速高精度模数转换器的数字后台校准算法

研究了模数转换器(ADC)的数字后台校准技术,提出了一种针对2.5 b/级高速高精度流水线ADC的数字后台校准算法.在2.5b/级电容翻转式余量增益电路(MDAC)中注入与输入信号相关的抖动信号,提取MDAC中由于电容失配和放大器增益有限性造成的非线性误差,并在最终的数字输出端对这些误差进行校准.文中提出的数字后台校准算法具有电路实现简单、不中断ADC正常工作、适合高速高精度流水线ADC等优点,能有效地降低电容失配和放大器有限增益等非理想因素对流水线ADC精度的影响.仿真结果表明,经校准后的ADC信号噪声失真比可从63.3dB提高到78.7dB,无杂散动态范围由63.9 dB提高到91.8 dB.     

应用于力促动器的高精度力采集系统设计

对力信号的高精度采集是实现力促动器系统精确控制的前提。设计了高精度力传感器信号采集系统,包括力采集模块、DSP处理模块和上位机软件。力采集模块在对力传感器信号调理后采用ADS1259芯片实现了模数转换过程;DSP处理模块读取ADC输出的数字信号并与上位机通信;上位机软件使用Python设计,实现了对数字信号的处理与显示。经过测试,该系统采集误差小于0.1 m V,采集数据波动小于20μV,可以为力促动器系统的闭环控制提供依据。     

一种高精度水力压裂电位监测系统的设计

水力压裂技术起源于石油和天然气的增产,现已发展成为页岩气开采过程中一种有效的方法。设计了一种高精度电位监测系统,对页岩气开采水力压裂过程中地表电位的变化进行动态监测。该系统由24位ADC LTC2400与内嵌CAN控制器的主控芯片STM32F105构成高精度数据采集单元,并用16位DAC进行自然电位补偿,实现了对压裂电位的高精度采集和可靠传输。系统设计完成后进行了多项室内测试及室外测试。测试结果表明,系统实现了高精度、小型化、低功耗设计和便携式应用。     

基于自给时钟的高精度Sigma-Delta ADC设计

为了在电源管理芯片中完成高精度、低功耗的模数转换,提出了1种自给时钟的增量型Sigma-Delta模数转换器(ADC).该ADC由2阶Sigma-Delta调制器结构组成,使用基于过零检测的开关电容积分器代替了基于运算放大器的开关电容积分器,又通过2阶积分器电路的相互触发产生自给时钟,从而无需外部提供时序信号.该ADC使用0.5μm CMOS工艺,在运行500个周期时可以获得的信号噪声失真比(SNDR)为90.06 d B,有效精度为14.66位,转换时间小于330μs,在5 V供电下功耗为0.317 m W.在保持Sigma-Delta ADC较高精度的同时,通过采用基于零点检测的电路减少了所需的外围电路,从而节省了面积.     

基于Nios Ⅱ的三片ADC并行采集系统的设计

多片ADC芯片并行时间交替采样能有效地提高系统的采样速率。但由于多种因素的影响,多个ADC通道间存在失配误差,严重降低了采集系统的性能。文章提出了一种多片ADC拼接系统的实现方法,该方法采用NiosⅡ软核计算出多个ADC通道间的误差,并在FPGA后端校正输出高速、高精度的数字信号。     

一种高速ADC静态参数的内建自测试结构

针对混合信号电路的测试问题,提出了一种内建自测试(BIST)结构,分析并给出了如何利用该结构来计算片上高速模数转换器(ADC)的静态参数.该方法利用三角波信号作为测试激励,采用码密度直方图分析方法快速计算ADC的各静态参数.根据改进测试算法所构造的BIST结构实现了芯片内只有ADC电路的可测性设计,而不需要用到片内集成DSP.内嵌的信号发生器能自动生成高频连续三角波测试信号,适合高速ADC的测试.该BIST结构硬件开销小,易于片上集成,仿真试验表明了该结构的有效性.     

5位1.5GHz采样频率的Flash ADC的设计及数字后台校正实现

基于TSMC 0.18μm工艺设计了一个单通道5位,1.5GHz Flash模数转换器(ADC),该ADC通过改进跟踪保持电路和采用动态比较器结构实现了数据的高速转换.仿真结果表明,当输入信号达到奈奎斯特频率时,信号与噪声加谐波失真比(SNDR)为24.04dB,无杂散动态范围(SFDR)为29.97dB.为进一步提高此ADC的性能,消除非线性,基于Volterra级数搭建了数字后台校正模型.对比仿真结果,校正后谐波明显下降,SNDR提高了4.91dB,SFDR提高了6.94dB,有效位数提高了约0.82位.     

基于Nios II的多路高速数据采集存储系统的实现

为了解决多路高速数据的采集与存储问题, 提出基于FPGA(Field Programmable Gate Array)和Nios II软核技术的设计实现方法。将采集的数据和FPGA 的配置数据共享配置存储器空间, 可以节省额外的存储器件,降低系统成本。实验中以EP2C35F672C8 为控制核心、AD7980 为模数转换器、EPCS64 为存储介质, 实现了15 路模拟信号的完全并行采集。该系统可实现对多路ADC(Analog-to-Digital Converter)的并行控制, 从而实现多路信号的并行高速采集。由于采用了软核技术, 使系统具有很高的灵活性和可扩展性。实验结果表明, 此设计为要求成本低、系统升级频繁的工程提供了新的思路。     

基于Hilbert变换的中频采样技术及其硬件实现

研究用一种中频采样和数字信号正交变换理论实现脉冲多普勒雷达信号正交采样的新技术.用高速中频采样后,按一定规律抽取数据的数字方法实现了信号频谱的单边化和下变频,考虑到PD雷达多通道采样的一致性和实际需求,利用现有的芯片技术,实现两路信号采集,大大简化了板卡硬件设计的复杂性.板卡性能测试表明,通过简单的数字信号处理可实现对信号的近似Hilbert变换,并获得了良好的镜频抑制性能 .     

自适应滤波器在提高持续正弦信号采样精度中的应用

针对如何提高ADC转换精度问题,提出自适应正弦滤波方法。对于已知频率信息的信号的测量,按照最小均方误差准则自动调节自适应正弦滤波器的系数,以使滤波器的输出信号与所需测量的信号达到最佳逼近,根据自适应算法收敛结果即可精确得到所测信号幅值和相位。并用MATLAB验证了该方法的有效性,结果证明自适应滤波方法改善了ADC精度和信噪比,相当于提高了ADC的转换位数。     

The design of adaptive sigma-delta A/D converter

The signal to noise ratio （SNR） of conventional sigma delta analog to digital converter （∑△ADC） reduces with input signal strength. The existing concept of adaptive quantization is applied to the design of ∑△ADC to improve SNR with high dynamic range. An adaptive algorithm and its circuit implementation is proposed. Because of the error due to the circuit implementation, an error self-calibration circuit is also designed. Simulation results indicate that SNR can he nearly independent of the signal strength.     

一种采用时域比较器的低功耗逐次逼近型模数转换器的设计

基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器（successive approximation register analog-to-digital convertor,SAR ADC）.与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时间信号,并通过鉴相器鉴别相位差而得到比较器结果,减小了共模偏移对比较器的影响和静态功耗.同时,电路采用部分单调式的电容阵列电压转换过程,有效减小电容阵列总电容及其功耗.仿真结果表明,在电源电压1 V,采样率308 kS/s,信号幅度0.9 V的情况下,有效位数（ENOB）为9.45 bits,功耗为13.48 μW.      

锁相技术在三相交流调压电源装置中的应用

采用锁相环技术,通过鉴相,实现脉冲同步。给定信号和反馈信号经过PID调节,送C8051F360单片机的ADC单元,经过程序处理产生同步移相脉冲输出,送由复杂可编程逻辑器件EPM7032完成脉冲成型及放大,由触发器电路输出控制三相可控硅桥路实现交流调压。     

新型多通道并行宽带数字雷达侦察接收机设计

针对现代雷达侦察接收机对ADC高采样率要求的难题,给出一种新的信号采集系统方案。利用多个低速率ADC并行采样,通过自适应波束形成算法对信号的频谱进行恢复,从而获取完整的信号频域信息。根据雷达侦察接收机的实际工作条件以及对实时性要求,对频谱恢复算法进行了性能优化和参数计算,并对算法进行了仿真。算法仿真结果和雷达信号处理机硬件测试结果表明,能够有效地提高侦察接收机的带宽,并且得到较好的频谱分析结果,能够广泛的应用于宽带数字雷达侦察接收机系统中。